1. STM32G431 ADC硬件架构与工程本质

ADC（Analog-to-Digital Converter）在嵌入式系统中绝非一个孤立的“黑盒子”。它是一套精密协同的模拟-数字混合电路系统，其设计逻辑根植于物理世界对信号采样的基本约束。理解STM32G431的ADC，必须从它的供电、参考电压、时钟源和数据流四个维度切入，任何脱离这四点的配置都是空中楼阁。

1.1 模拟电源与参考电压：精度的物理基石

G431内部集成了两个完全独立的12位逐次逼近型（SAR）ADC：ADC1和ADC2。它们共享同一套模拟供电网络，但各自拥有独立的转换逻辑。关键在于，这两个ADC的模拟域必须与数字域严格隔离，否则数字开关噪声会直接污染模拟采样结果。因此，芯片引出了两组专用引脚：

• VDDA / VSSA ：这是ADC的模拟电源正负端。在标准开发板上，VDDA必须连接至稳定的3.3V模拟电源，VSSA则连接至模拟地（AGND）。切记，VDDA不能简单地与数字VDD短接。实际项目中，若数字电源纹波较大，应在VDDA与VDD之间加入LC滤波网络（如10μH电感 + 100nF陶瓷电容），将高频噪声扼杀在模拟域之外。
• VREF+ / VREF- ：这是ADC的基准电压输入端。VREF-通常接地（GND），而VREF+则决定了ADC的满量程（Full Scale Range）。G431的数据手册明确指出，VREF+的取值范围为1.62V至VDDA（即≤3.3V）。这意味着，若将VREF+设为3.3V，则输入电压0~3.3V将被线性映射为数字码0x000~0xFFF（0~4095）；若将其设为2.5V，则0~2.5V对应0~4095，此时ADC对0~2.5V区间的分辨力提升，但超出2.5V的信号将被钳位在0xFFF。

在竞赛开发板上，VREF+通常通过一个0Ω电阻或跳线帽直接连接到VDDA（3.3V），这是一种兼顾通用性与简便性的设计。但在高精度测量场景下，必须外接一个低温漂、高精度的基准电压芯片（如REF3325），并确保其输出纹波低于100μV。我曾在一次电机电流检测项目中，因直接使用VDDA作为VREF+，导致在电机启停瞬间，VDDA被拉低50mV，ADC读数产生近70个LSB的跳变，最终不得不增加外部基准。

1.2 12位精度的工程含义：分辨率与量化误差

12位精度并非一个抽象概念，它直接定义了系统的最小可分辨电压增量——即 LSB（Least Significant Bit） 。其计算公式为：
LSB = VREF+ / 4096

当VREF+ = 3.3V时，LSB ≈ 0.805mV。这意味着，理论上ADC能感知到输入电压0.805mV的变化。但这只是理想情况下的理论极限。实际应用中，必须考虑以下因素：

• 积分非线性（INL）与微分非线性（DNL） ：芯片数据手册会给出典型值，例如±1 LSB的INL。这表示在整个量程内，实际转换曲线与理想直线的最大偏差可达1个码值。DNL则影响相邻码值之间的宽度，若DNL > -1 LSB，则可能出现“缺失码”（Missing Code），导致某些输入电压永远无法被转换出来。
• 采样保持（S&H）电路的建立时间 ：ADC内部有一个采样电容。当切换通道或开始采样时，该电容需要从上一通道的残余电压充电/放电至当前通道的真实电压。这个过程需要时间，称为“采样时间”。若采样时间过短，电容未充分充电，读出的数值将偏低，引入系统性误差。

因此，“12位”是一个设计目标，而非保证。工程师的职责是通过合理的PCB布局（模拟地与数字地单点连接、模拟信号走线远离高速数字线）、电源去耦（在VDDA/VSSA引脚旁放置100nF + 10μF的并联电容）以及软件配置（设置足够长的采样时间），将各种非理想因素的影响降至最低，逼近这个理论精度。

2. ADC输入通道与引脚复用：从数据手册到物理连接

G431的ADC并非万能接口，其19个输入通道（16个外部+3个内部）被严格映射到特定的GPIO引脚上。这种映射关系由芯片硬件固化，是不可更改的物理事实。任何试图将ADC功能“随意”分配到任意IO口的想法，都源于对数据手册的误读。

2.1 通道映射的权威来源与查证方法

官方《STM32G431xx Datasheet》（数据手册）中的“Pinouts and pin description”章节是唯一权威来源。在该章节的“Pin definition”表格中，每一行描述一个引脚的功能。以PA0为例，其复用功能（Alternate Function）一栏明确标注为“ADC1_IN1 / ADC2_IN1”。这清晰地表明：PA0这个物理引脚，既是ADC1的通道1（IN1），也是ADC2的通道1（IN1）。这是一个典型的“多路复用”设计，意味着你只能选择其中一个ADC来使用PA0，而不能同时启用。

再看PB1，其复用功能为“ADC1_IN9”，而PB12则为“ADC1_IN11”。这说明PB12只能被ADC1使用，不存在ADC2_IN12的映射。这种差异在芯片内部是通过模拟多路开关（Analog Multiplexer）实现的，每个通道的开关路径是预设好的。

2.2 竞赛开发板的关键通道定位

蓝桥杯竞赛开发板的模拟输入资源是固定的，其原理图是你的第二本手册。经实测，核心模拟输入点如下：

• PB12 (ADC1_IN11) ：连接至可调电阻R38的滑动端。旋转电位器，即可在PB12上得到0~3.3V的连续可变电压。这是最常用的校准与演示通道。
• PB15 (ADC2_IN15) ：连接至可调电阻R37的滑动端。功能同上，为ADC2提供独立的测试信号。
• PB14 (ADC1_IN10) ：此引脚在部分版本的板子上被用作I²C的SCL线，存在功能冲突。但在纯ADC测试场景下，它也是一个有效的模拟输入点。

在工程实践中，我习惯将这些关键映射关系整理成一张速查表，并打印贴在工位上。因为一旦在CubeMX中错误地将PB12配置为ADC2，生成的代码将永远无法读取到有效数据，而编译器不会报错——这是硬件映射错误，而非语法错误。

2.3 内部通道：温度与电压监测的利器

除了外部引脚，ADC还提供了3个宝贵的内部通道，它们无需任何外部连线，即可提供关键系统状态信息：

• ADCx_IN16 (VREFINT) ：内部1.2V基准电压。此电压高度稳定，不受VDDA波动影响。通过测量VREFINT的ADC值，可以反推出真实的VDDA电压： VDDA = 1.2V * 4096 / ADC_Value_VREFINT 。这是进行电池电量估算或系统自检的黄金方法。
• ADCx_IN17 (TEMPSENSOR) ：片上温度传感器。其输出电压与芯片结温呈线性关系（典型斜率2.5mV/°C，截距0.76V @ 25°C）。通过两次校准（常温与高温点），即可构建出高精度的温度模型。
• ADCx_IN18 (VBAT) ：电池电压监测通道。它通过一个内部1/4分压器连接至VBAT引脚，因此ADC读数需乘以4才能得到真实电池电压。

在一次低功耗数据采集项目中，我正是利用VREFINT通道实时监测VDDA，在系统进入深度睡眠前确认电源稳定，从而避免了因电压跌落导致的Flash写入失败。

3. 规则通道与注入通道：双轨并行的转换调度机制

ADC的转换调度是其最精妙的逻辑之一。它并非简单地按序扫描所有通道，而是设计了一套主次分明、优先级明确的双轨制。理解规则通道（Regular Channel）与注入通道（Injected Channel）的关系，是掌握ADC高级应用的核心。

3.1 规则通道：主业务流水线

规则通道是ADC的“常规部队”，最多可配置16个通道，构成一个转换序列。这个序列由一系列寄存器（SQR1~SQR4）定义，每个寄存器存储一个通道号。ADC按照SQR1->SQR2->SQR3->SQR4的顺序，依次对序列中的通道进行采样和转换。

• 序列长度（L[3:0]） ：位于SQR1寄存器的最低4位，用于指定本次转换序列的实际长度（1~16）。这是最关键的控制位。例如，若SQR1中只配置了SQR1[0:4]（即第一个通道），且L=1，则ADC仅转换这一个通道后便停止；若L=4，则ADC会依次转换SQR1[0:4]、SQR1[5:9]、SQR2[0:4]、SQR2[5:9]这四个通道。
• 工程意义 ：规则通道适用于周期性、批量化的数据采集任务，如同时监测多个传感器的电压、电流、温度等。其特点是“稳、准、全”。

3.2 注入通道：高优先级中断服务

注入通道是ADC的“特种部队”，最多4个通道，拥有独立的序列寄存器（JSQR）和独立的数据寄存器（JDR1~JDR4）。它的核心特性是 抢占式优先级 。

• 抢占逻辑 ：当ADC正在执行规则通道序列（例如，已转换完第3个通道，正准备转换第4个）时，若一个注入转换请求（可通过软件触发或定时器触发）到来，ADC会立即暂停规则序列，转而去执行注入通道的转换。注入转换完成后，ADC自动返回规则序列的断点，继续执行第4个及后续通道。
• 类比理解 ：这与ARM Cortex-M的NVIC中断机制完全一致。规则通道是“主线程”，注入通道是“高优先级中断”。注入通道的触发，就是向ADC内核发出一个“中断请求”。

在实际应用中，注入通道的典型用法是处理突发性、高时效性事件。例如，在电机控制中，规则通道用于周期性采集母线电压、相电流，而注入通道则被配置为在PWM死区时间结束的精确时刻，采集IGBT的驱动电压，以实时监控驱动芯片的状态。这种“在关键时刻插入一次精准采样”的能力，是规则通道无法替代的。

4. 时钟源、采样时间与转换周期：性能与精度的平衡术

ADC的性能指标——转换速度与精度——并非孤立存在，它们被一个共同的物理量—— 时钟周期 ——牢牢绑定。任何对ADC的优化，本质上都是对时钟树与采样时间参数的精细调控。

4.1 ADC时钟源：三条可选路径

G431的ADC时钟（ADCCLK）并非直接来自系统时钟（SYSCLK），而是经过一个灵活的预分频器。其时钟源有三个选项，由RCC_CFGR寄存器中的ADCPRE[1:0]位决定：

• 不分频（/1） ：ADCCLK = PCLK2（APB2总线时钟）。这是最高性能模式，但要求PCLK2频率不得超过80MHz（G431规格书限定）。
• 2分频（/2） ：ADCCLK = PCLK2 / 2。
• 4分频（/4） ：ADCCLK = PCLK2 / 4。

在CubeMX中，这一配置位于“Clock Configuration”页签下的“ADC”分组。工程师必须首先确定自己的应用需求：若追求最快采样率（如音频采样），则选择/1；若更看重转换精度与稳定性（如精密仪器），则/4分频能显著降低时钟抖动带来的噪声。

4.2 采样时间：电容充电的黄金时间

采样时间（Sampling Time）是ADC转换流程中最易被忽视、却影响最大的参数。它定义了ADC内部采样保持电容（S&H Capacitor）连接到选定通道并完成充电所需的时间。G431允许为每个通道单独配置采样时间，范围从1.5个ADCCLK周期到239.5个ADCCLK周期。

• 为何需要采样时间？ ADC的输入阻抗并非无穷大。当一个高阻抗信号源（如电位器滑动端）连接到ADC引脚时，信号源内阻与ADC内部采样电容构成一个RC电路。若采样时间过短，电容电压无法上升至信号源的真实电压，导致读数偏低。
• 如何选择？ 一个经验法则是： 采样时间 ≥ 10 * R_source * C_sample 。G431的典型C_sample约为8pF。若信号源内阻为10kΩ，则最小采样时间应为 10 * 10000 * 8e-12 = 800ns 。假设ADCCLK为40MHz（周期25ns），则至少需要32个周期，故应选择“64.5周期”档位。

在CubeMX的ADC配置界面中，“Channel Settings”下拉菜单里，每个通道旁都有一个“Sampling Time”的选项。对于开发板上的电位器（内阻约10kΩ），我始终选择“64.5 Cycles”；而对于直接连接运放输出（内阻<100Ω）的信号，则可安全地选用“2.5 Cycles”以提高吞吐率。

4.3 总转换时间：采样+转换的完整开销

一次完整的ADC转换包含两个阶段：
1. 采样阶段 ：持续时间为所配置的采样时间（T _samp ）。
2. 转换阶段 ：SAR ADC进行12位二分查找，固定消耗12.5个ADCCLK周期（T _conv ）。

因此，总转换时间 T_total = T_samp + T_conv 。

例如，若ADCCLK = 40MHz（25ns/周期），采样时间设为64.5周期，则：
T_samp = 64.5 * 25ns = 1612.5ns
T_conv = 12.5 * 25ns = 312.5ns
T_total ≈ 1.925μs

这意味着，理论上ADC每秒最多可完成约52万次单通道转换。但在多通道序列中，还需考虑通道切换的开销（约几纳秒）以及CPU读取数据的时间。因此，实际应用中，应预留20%的裕量。

5. 数据寄存器与对齐方式：数据搬运的底层协议

ADC转换完成后，12位的数字结果并不会直接“飞”到你的变量里。它首先被存入一个16位宽的寄存器中，而如何解读这16位中的12位有效数据，就取决于“对齐方式”（Alignment）这一关键配置。

5.1 左对齐与右对齐：两种数据组织哲学

• 右对齐（Right Alignment, 默认） ：12位有效数据被放置在16位寄存器的最低位（bit[11:0]），高位（bit[15:12]）补零。例如，若转换结果为0xABC（2748），则寄存器值为 0x0ABC 。
  • 优点 ：数据可直接作为无符号整数使用，无需位移操作，计算简单。
  • 缺点 ：高位空闲，未充分利用寄存器带宽。
• 左对齐（Left Alignment） ：12位有效数据被左移4位，放置在寄存器的最高位（bit[15:4]），低位（bit[3:0]）补零。例如，结果0xABC变为 0xABC0 。
  • 优点 ：高位数据集中，便于快速进行幅度比较（如判断是否超过阈值），也方便后续进行定点数运算（如Q12格式）。
  • 缺点 ：使用前必须右移4位才能得到原始数值。

在HAL库中，此配置由 hadc.Init.DataAlign 参数控制，可选 ADC_DATAALIGN_RIGHT 或 ADC_DATAALIGN_LEFT 。我倾向于在绝大多数场景下使用右对齐，因为它最符合直觉，且HAL库的 HAL_ADC_GetValue() 函数默认返回的就是右对齐的原始值。

5.2 规则数据寄存器（DR）与注入数据寄存器（JDRx）

• 规则数据寄存器（ADCx->DR） ：这是一个单一的16位寄存器。无论规则序列有多长（1~16个通道），所有转换结果都 覆盖写入 此寄存器。这意味着，CPU必须在下一个规则转换完成前，及时读取DR中的值，否则旧数据将被新数据覆盖。这就是为什么在连续转换模式下，必须使用DMA或高优先级中断来保证数据不丢失。
• 注入数据寄存器（ADCx->JDR1 ~ JDR4） ：这是四个独立的16位寄存器，分别对应注入通道序列中的第1~4个通道。每个JDRx寄存器只存放其对应通道的转换结果，互不干扰。这使得CPU可以按需、异步地读取任意一个注入通道的结果，而无需担心数据被覆盖。

这种“一个桶 vs 四个桶”的设计，完美体现了规则通道（批量、高速、需同步）与注入通道（单次、精准、需异步）在数据流层面的根本差异。

6. 中断、模拟看门狗与DMA：数据搬运的三种范式

ADC转换完成后，如何将结果从寄存器搬运到用户内存，是决定整个系统架构效率的关键。G431提供了三种成熟、互补的机制：轮询、中断与DMA。而模拟看门狗（Analog Watchdog）则为数据质量提供了最后一道防线。

6.1 轮询与中断：CPU亲力亲为的搬运工

• 轮询（Polling） ：CPU在主循环中不断查询ADC状态寄存器（ADCx->ISR）中的EOC（End of Conversion）标志位。一旦置位，立即读取DR寄存器。这种方式实现最简单，但CPU利用率极低，且无法满足实时性要求。
• 中断（Interrupt） ：当EOC标志置位时，ADC外设向NVIC发出中断请求。CPU暂停当前任务，执行ADC中断服务函数（ISR），在ISR中读取DR寄存器并进行后续处理。这是最常用、最平衡的方案。在CubeMX中，只需勾选“ADC interrupt”即可生成相应代码。

在中断服务函数中， 必须清除中断标志 。HAL库提供了 HAL_ADC_IRQHandler() 函数，它会自动检查并清除EOC、JEOC（注入转换结束）、AWD（模拟看门狗）等所有可能的标志位。切勿在ISR中手动写0清除，这可能导致标志位清除失败。

6.2 模拟看门狗（AWD）：数据质量的智能哨兵

模拟看门狗并非一个独立的硬件模块，而是ADC内部的一个比较器。它持续监视规则数据寄存器（DR）或注入数据寄存器（JDRx）的值，并将其与用户预设的上限（HT）和下限（LT）寄存器进行比较。

• 工作原理 ：当DR或JDRx的值 > HT 或 < LT 时，AWD标志位（AWD）被置位，并可触发中断（AWDIE）。这相当于为ADC数据流安装了一个“异常报警器”。
• 工程应用 ：AWD是硬件级的故障检测。例如，在电池电压监测中，可将LT设为3.0V，HT设为4.2V。一旦读数超出此范围，AWD中断立刻触发，系统可进入保护模式（如切断负载、点亮告警灯），而无需等待主循环轮询到该值。这将故障响应时间从毫秒级缩短至微秒级。

6.3 DMA：解放CPU的终极方案

当ADC需要以极高频率、连续不断地采集大量数据时（如音频、振动分析），中断方式也会让CPU不堪重负。此时，DMA（Direct Memory Access）是唯一选择。

• 工作原理 ：DMA控制器作为一个独立的“搬运工”，在ADC每次转换完成（EOC）时，自动将DR寄存器中的数据复制到用户指定的内存数组中。整个过程无需CPU参与，CPU只需在DMA传输完成（TC）或半完成（HT）时收到一次中断通知即可。
• 配置要点 ：在CubeMX中，需在ADC配置页签下启用“DMA Continuous Requests”，然后在“Pinout & Configuration”页签的“Connectivity”分组中，为ADC添加一个DMA请求，并配置其传输方向（外设到内存）、数据宽度（Half Word）、缓冲区地址与大小。

我曾在一个工业振动监测项目中，使用ADC以100kHz采样率采集加速度计信号。若采用中断，CPU每10μs就要被打断一次，几乎无法执行任何其他任务。而启用DMA后，CPU只需每100ms处理一次DMA传输完成中断，即可获取10000个样本，系统资源占用率从95%降至5%以下。

7. 实践起点：从框图到CubeMX的工程落地

本节所阐述的所有硬件结构、寄存器配置与数据流逻辑，最终都将汇聚于STM32CubeMX这一图形化配置工具。理解框图，是为了在CubeMX中做出正确的选择；而熟练使用CubeMX，则是将理论知识转化为可运行代码的必经之路。

7.1 CubeMX中的ADC配置流程

1. 引脚配置（Pinout） ：在“Pinout View”中，找到你的目标引脚（如PB12），点击其复用功能，选择“ADC1_IN11”。CubeMX会自动将该引脚配置为模拟输入（Analog）模式，并禁用其数字功能。
2. ADC参数配置（Configuration） ：进入“Configuration”页签，选择“ADC1”。在此处设置：
   • Resolution : 12 Bits
   • Data Align : Right (推荐)
   • Scan Conversion Mode : Enabled (多通道必需)
   • Continuous Conversion Mode : Enabled (连续转换)
   • External Trigger Conversion Source : Disabled (软件触发) 或选择定时器（硬件触发）
   • Sampling Time : 为每个已添加的通道选择合适的采样时间。
3. 通道序列配置（Channel Settings） ：在“Channel Settings”面板中，将已配置的引脚（如ADC1_IN11）拖入“Regular Channels”列表，并设置其在序列中的位置（Rank）。设置 Number of Conversions 为实际通道数。
4. 使能中断或DMA ：在“NVIC Settings”中勾选“ADC global interrupt”，或在“DMA Settings”中为ADC1添加一个DMA请求。
5. 生成代码 ：点击“GENERATE CODE”，CubeMX将为你生成初始化ADC外设、配置时钟、设置GPIO、并生成HAL库调用的全部C代码。

7.2 关键代码片段解析

生成的代码中，核心初始化函数 MX_ADC1_Init() 会调用 HAL_ADC_Init() 和 HAL_ADC_ConfigChannel() 。而实际的启动与读取，通常在 main() 函数的主循环中完成：

// 启动ADC转换（软件触发）
HAL_ADC_Start(&hadc1);

// 等待转换完成（轮询方式，仅用于演示）
HAL_ADC_PollForConversion(&hadc1, HAL_MAX_DELAY);

// 读取转换结果（右对齐，直接可用）
uint32_t adc_value = HAL_ADC_GetValue(&hadc1);

// 计算对应的电压值（VREF+ = 3.3V）
float voltage = (adc_value * 3.3f) / 4096.0f;

对于中断方式，你需要在 stm32g4xx_it.c 中实现 ADC1_IRQHandler() ，并在其中调用 HAL_ADC_IRQHandler() ，然后在 HAL_ADC_ConvCpltCallback() 回调函数中处理数据。

至此，你已站在了ADC应用的坚实地基之上。这张功能框图不再是一张令人望而生畏的“天书”，而是一份清晰的工程蓝图。每一个模块、每一条连线、每一个寄存器，都对应着一个可触摸、可配置、可调试的物理实体。真正的挑战，始于你将这份蓝图付诸实践的那一刻。