1. 平衡小车硬件设计的工程逻辑与PCB实现路径

在嵌入式系统开发中，硬件设计从来不是孤立的电路图堆砌，而是软件架构、机械结构、电源管理与信号完整性共同约束下的系统工程。平衡小车作为典型的机电一体化平台，其PCB设计必须服务于一个核心目标：在有限的物理空间内，为STM32F103C8T6主控、TB6612FNG电机驱动、MP1584降压模块、MPU6050姿态传感器、HC-SR04超声波测距、OLED显示及蓝牙通信等子系统，构建一条低噪声、高可靠、可量产的电气通路。本节将剥离教学视频的演示外壳，直指工程本质——解释每一个设计决策背后的物理约束与系统权衡。

1.1 设计目标与约束条件的显性化

平衡小车PCB的设计起点并非“如何画线”，而是明确三大刚性约束：

• 电源完整性约束 ：电机驱动需12V大电流供电（峰值可达2A），而MCU及传感器仅需5V/3.3V低压。12V输入经MP1584降压至5V后，再由核心板内部AMS1117-3.3稳压至3.3V。这意味着PCB必须区分两类电源网络：12V主功率回路与5V/3.3V数字逻辑回路，二者在物理布局上需严格隔离，避免电机开关噪声通过地弹耦合至敏感模拟/数字电路。
• 信号完整性约束 ：MPU6050的I²C总线（SCL/SDA）、OLED的SPI接口（SCLK/MOSI）、蓝牙的UART（TXD/RXD）均属高速数字信号。尽管工作频率不高（I²C标准模式100kHz，SPI通常1MHz），但长走线或不当的拓扑仍会引发上升沿过冲、反射与串扰。因此，这些信号线必须短、直、远离大电流路径，并优先采用顶层布线以减少过孔引入的阻抗不连续。
• 热管理与机械约束 ：TB6612FNG在持续驱动下结温可超80℃，其散热焊盘必须通过大面积覆铜与多个过孔连接至底层铺铜层；DC005电源接口与PH2.0电机座子需承受机械插拔应力，焊盘尺寸与铜厚必须满足IPC-2221 Class B标准；整个PCB尺寸被限定在90mm×70mm内，以适配立创免费打样服务，这直接决定了元器件的紧凑排布策略与走线密度。

忽视任一约束，都将导致系统在实机运行中出现不可预测的故障：电机抖动、陀螺仪数据跳变、蓝牙断连、OLED闪屏，甚至MCU复位。PCB设计的本质，是将这些抽象约束转化为具体的物理实现规则。

1.2 元件选型与封装验证的工程实践

在立创EDA中调用元件库，绝非简单的“搜索-放置”操作，而是一场严谨的工程验证。以MP1584降压模块为例，其公开库中的用户上传封装虽能匹配型号，但必须执行三重校验：

1. 引脚定义校验 ：打开封装视图，确认VIN、GND、VOUT、FB、EN等引脚编号与MP1584官方Datasheet（Rev. 1.2, Monolithic Power Systems）完全一致。常见错误是将EN（使能）与FB（反馈）引脚位置互换，导致模块无法启动或输出电压失控。
2. 焊盘尺寸校验 ：测量VIN与VOUT焊盘的长宽及间距。MP1584推荐的最小焊盘尺寸为2.0mm×2.0mm，以保证足够的电流承载能力（>3A）。若用户封装中焊盘仅为1.2mm×1.2mm，则在大电流下极易因温升过高导致焊点虚焊或铜箔剥离。
3. 热焊盘校验 ：MP1584底部有裸露的PowerPAD，必须通过至少4个直径≥0.6mm的过孔连接至底层大面积铺铜。若封装中缺失此热焊盘或过孔数量不足，则散热性能将下降50%以上，严重缩短芯片寿命。

同理，TB6612FNG的16引脚DIP封装需验证其引脚间距是否为2.54mm（标准DIP），而非2.0mm（常见于SOIC封装）；HC-SR04的4引脚直插封装必须确认VCC/GND/Trig/Echo的顺序与实物一致，避免反接烧毁。这种验证过程耗时，却是避免返工的根本保障。我曾在一个毕业设计项目中因未校验MPU6050模块的QFN封装引脚定义，导致I²C总线始终无法通信，耗费三天时间排查，最终发现用户上传的封装将SCL与SDA引脚物理位置颠倒。

1.3 原理图设计：从功能连接到系统架构

原理图绘制的核心价值，在于建立清晰的系统架构视图，而非仅仅完成电气连接。对于平衡小车，其架构可分解为四大功能域：

功能域	关键元件	核心电气特性	设计要点
电源域	DC005, SW1, MP1584, STM32核心板	12V输入→5V输出→3.3V稳压；多点接地	DC005负极（Pin2/3）与SW1公共端共地；MP1584 VIN接SW1输出，VOUT接核心板5V；核心板GND需多点接入主地平面
驱动域	TB6612FNG, PH2.0电机座子	PWM输入（PWMA/PWMB），H桥输出（AO1/AO2/BO1/BO2）；12V大电流路径	PWMA/PWMB信号线需短且远离12V电源线；AO1/AO2/BO1/BO2输出线宽≥0.5mm；电机座子GND引脚必须直接连接至电源地，而非信号地
传感与通信域	MPU6050, HC-SR04, OLED, HC-05蓝牙	I²C/SPI/UART低速数字接口；模拟信号（超声波Echo）	MPU6050的SCL/SDA需加4.7kΩ上拉电阻至3.3V；HC-SR04的Echo引脚为开漏输出，必须上拉；OLED的VCC/GND需就近去耦（0.1μF陶瓷电容）
控制域	STM32F103C8T6	GPIO资源分配、外设时钟配置、中断优先级	PB12/PB13分配给PWMA/PWMB；PB10/PB11分配给蓝牙UART；PB8/PB9分配给OLED I²C；PA0分配给超声波Trig；PA1分配给超声波Echo

网络标签（Net Label）的使用，正是为了强化这一架构视图。例如，将STM32的PB12命名为 PWM_A ，TB6612的PWMA引脚也命名为 PWM_A ，其意义远超“连线简化”——它在逻辑上宣告：“此网络承载的是A通道的PWM控制信号”，为后续PCB布线、信号完整性分析及软件驱动开发提供了统一的语义标识。若仅依赖物理连线，当系统复杂度提升时，原理图将迅速沦为难以维护的“连线迷宫”。

2. 电源网络的物理实现与噪声抑制策略

电源网络是PCB的“血液循环系统”，其设计质量直接决定整个系统的稳定性。平衡小车的电源网络包含三个电压等级：12V（电机驱动）、5V（数字逻辑与部分传感器）、3.3V（MCU核心与精密传感器）。它们的物理实现必须遵循严格的分层与隔离原则。

2.1 12V主功率回路：粗线、短距、单点注入

12V回路承担着电机启停瞬间的峰值电流（>2A），其设计首要目标是 最小化回路电感与电阻 。根据焦耳定律（P = I²R），导线电阻每增加10mΩ，在2A电流下即产生40mW额外热损耗；而回路电感则直接影响di/dt，引发严重的电压尖峰（V = L·di/dt），这是导致MCU意外复位的最常见原因。

因此，12V走线必须：
- 线宽≥1.0mm ：在1oz铜厚（35μm）PCB上，1.0mm线宽可承载约3.5A电流（IPC-2221标准），留有充分余量。
- 路径最短化 ：从DC005输入→SW1开关→MP1584 VIN，形成一条直线或极小弧度的路径，严禁绕行或环形布线。本设计中，DC005置于PCB左上角，SW1紧邻其右，MP1584位于SW1正下方，构成垂直链式结构。
- 单点注入与星型拓扑 ：12V不得采用树状分支，而应从MP1584的VOUT引出一根主干，再以“星型”方式分别连接至TB6612FNG的VM（电机电压）引脚与核心板的12V输入（若需外部供电）。所有分支点必须在MP1584 VOUT焊盘处汇聚，避免形成电流环路。

2.2 5V/3.3V数字电源：去耦与分割

5V与3.3V网络虽电流较小，但对噪声极为敏感。其设计核心在于 高频去耦与电源域分割 。

• 多级去耦电容配置 ：在MP1584的VOUT引脚旁，必须放置一个10μF钽电容（低ESR，滤除中频纹波）与一个0.1μF陶瓷电容（极低ESL，滤除高频噪声）。二者焊盘需尽可能靠近VOUT与GND引脚，走线长度总和<2mm。同样，在STM32核心板的5V与3.3V输入端，以及MPU6050、OLED等每个IC的VCC引脚旁，均需放置0.1μF陶瓷电容。
• 电源域物理分割 ：在PCB Layout中，5V与3.3V网络不应共享同一段走线。MP1584输出5V后，应立即通过核心板上的AMS1117-3.3转换为3.3V，二者在物理上保持距离。3.3V网络专供MCU、MPU6050等精密器件，5V网络则供给OLED背光、蓝牙模块等对噪声容忍度较高的器件。这种分割可防止OLED背光开关产生的瞬态电流干扰MPU6050的模拟前端。

2.3 接地系统：统一参考与功能分区

“接地”是PCB设计中最易被误解的概念。平衡小车PCB采用 单点混合接地（Mixed Grounding） 策略：
- 主功率地（PGND） ：承载12V与5V回路电流的低阻抗路径，由大面积覆铜构成，所有大电流器件（DC005、SW1、MP1584、TB6612）的GND引脚均直接连接至此。
- 数字地（DGND） ：承载MCU、传感器逻辑电流的参考平面，与PGND在MP1584的GND引脚处 单点连接 。此连接点是整个系统的“大地”基准。
- 模拟地（AGND） ：MPU6050的模拟电源引脚（AVDD）与地（AGND）需通过独立的0.1μF电容就近滤波，并在MPU6050封装下方通过一个0.3mm过孔连接至DGND平面。此举隔离了数字开关噪声对模拟采样的影响。

绝对禁止将PGND与DGND随意多点连接，否则会形成接地环路，将电机噪声直接耦合至MCU的ADC参考电压，导致姿态解算严重失真。

3. 关键信号链的布线规范与抗干扰设计

信号布线的目标不是“连通”，而是确保信号在传输过程中保持其原始时序与幅度特征。对于平衡小车，需重点关注三类关键信号链：PWM控制信号、I²C/SPI总线、超声波回波信号。

3.1 PWM信号：驱动能力与边沿控制

STM32的PB12/PB13输出的PWM信号，用于控制TB6612FNG的PWMA/PWMB引脚。其布线必须兼顾两点：
- 驱动能力匹配 ：TB6612FNG的PWMA/PWMB为CMOS输入，典型高电平阈值为2.0V（VDD=5V）。STM32F103的GPIO在5V tolerant模式下，输出高电平可达VDD-0.4V≈4.6V，驱动能力充足。因此，走线可采用标准0.254mm（10mil）线宽，无需加粗。
- 边沿速率控制 ：过快的上升/下降沿（<10ns）易激发PCB走线的寄生电感，产生EMI辐射。在PB12/PB13的MCU端出口处，串联一个22Ω电阻，可有效阻尼振铃，将边沿时间控制在20-30ns的安全范围内，同时对PWM占空比无实质影响。

3.2 I²C总线：上拉、长度与拓扑

MPU6050与OLED均挂载于同一I²C总线（PB8/PB9），其布线是噪声敏感区。I²C协议要求：
- 上拉电阻值计算 ：总线上拉至3.3V，标准模式下总线电容（包括走线、器件引脚）应≤400pF。本设计中，走线长度<5cm，估算电容约2pF/cm，故总电容约10pF。根据I²C规范，上拉电阻Rₚ = (VDD - Vᵢₗ)/Iᵢₗ，其中Vᵢₗ为低电平阈值（0.4V），Iᵢₗ为灌电流（3mA）。计算得Rₚ ≈ (3.3-0.4)/0.003 ≈ 967Ω，故选用标准值1kΩ上拉电阻，放置于总线起始端（靠近STM32）。
- 总线拓扑 ：必须采用“总线型”（Bus Topology），而非“菊花链”（Daisy Chain）。即STM32的SCL/SDA引脚分出两根平行走线，分别连接至MPU6050与OLED的对应引脚，两端无分支。任何T型分支都会引入阻抗不连续，导致信号反射。

3.3 超声波回波信号：模拟信号的特殊处理

HC-SR04的Echo引脚输出的是一个宽度与距离成正比的方波（典型脉宽150μs-25ms），其本质是模拟时间量。该信号极易受干扰：
- 走线屏蔽 ：Echo走线必须全程避开12V电源线、PWM线及电机座子，最小间距≥5mm。若空间受限，可在其两侧布置两条接地走线（Guard Traces），并将其连接至DGND，形成简易的屏蔽。
- MCU端处理 ：PA1（Echo）需配置为浮空输入（Floating Input），并在软件中启用输入滤波（Input Filter），以消除高频毛刺。切勿配置为上拉/下拉，以免改变信号电平。

4. PCB Layout：双面板的物理实现艺术

从原理图到PCB，是抽象逻辑向物理实体的转化。平衡小车采用双面板（2-Layer）设计，其核心挑战在于如何在有限的两层铜箔上，高效、可靠地实现所有电气连接与物理约束。

4.1 层叠策略与布线规划

双面板的标准层叠为：Top Layer（信号层）、Bottom Layer（电源/地层）。本设计采用以下分工：
- Top Layer（红色） ：承载所有 关键信号线 ——PWM、I²C、SPI、UART、超声波Trig/Echo、所有MCU GPIO。此层优势在于走线灵活、易于调试、可直接观察。
- Bottom Layer（蓝色） ：承载 主电源网络（12V, 5V）与完整地平面（DGND/PGND） 。地平面必须100%覆铜，无任何切割，以提供最低阻抗的返回路径与最佳的EMI屏蔽效果。

此分工的物理依据是：信号线的返回电流会自动选择阻抗最小的路径，即紧贴其下方的地平面。若将信号线布在Bottom Layer，其返回电流需绕行至Top Layer的地平面，路径变长，环路面积增大，EMI辐射显著增强。

4.2 过孔（Via）的工程化应用

过孔是双面板的“电梯”，连接上下两层。其使用必须遵循“少而精”原则：
- 功能过孔（Functional Via） ：为必须跨层的信号（如从Top Layer的STM32 PB10 UART_TXD连接至Bottom Layer的蓝牙模块）设置。此类过孔直径≥0.4mm，焊盘直径≥0.8mm，以保证机械强度与导电性。
- 热过孔（Thermal Via） ：为TB6612FNG、MP1584等发热器件的散热焊盘设置。每个热焊盘需布置≥4个0.3mm过孔，均匀分布，直接连通至Bottom Layer的大面积铺铜，形成高效的散热通道。
- 缝合过孔（Stitching Via） ：在Bottom Layer地平面的边缘与内部，以≤5mm间距布置大量0.3mm过孔，将Top Layer的地网络（如MCU GND引脚、去耦电容GND）与Bottom Layer主地平面紧密缝合。这能显著降低地平面的高频阻抗，是抑制EMI的关键手段。

绝对禁止为“方便走线”而滥用过孔。每个过孔都引入约1nH的寄生电感与0.1pF的寄生电容，过多过孔会劣化高频信号质量。

4.3 机械结构与制造工艺的协同设计

PCB不仅是电路载体，更是机械结构的一部分。其设计必须考虑制造与装配：
- 定位孔（Mounting Holes） ：4个M3通孔，直径3.2mm（公差±0.1mm），位于PCB四角。孔壁必须 非金属化（Non-Plated） ，以避免与地平面短路。孔中心距板边至少2mm，以保证机械强度。
- 丝印标注 ：在Top Layer添加清晰的元件轮廓、位号（U1, R1, C1…）与极性标识（二极管阴极、电解电容正极、DC005的1/2/3引脚定义）。丝印字体高度≥1.0mm，线宽≥0.15mm，确保可读性。
- 板框（Board Outline） ：采用机械层（Mechanical Layer）绘制精确的90mm×70mm矩形。板框线宽0.2mm，必须闭合，无缺口。这是PCB厂切割的唯一依据。

5. DRC检查与Gerber输出：从设计到制造的最后防线

设计完成后的DRC（Design Rule Check）与Gerber输出，是确保设计意图被准确制造的最后技术关口。任何疏忽都将导致PCB报废。

5.1 DRC规则的定制化配置

立创EDA的默认DRC规则过于宽松，必须根据平衡小车的实际需求进行定制：
- Clearance（间距） ：信号线间、信号线与板边、焊盘与板边的最小间距设为0.2mm（8mil）。此值满足大多数PCB厂的加工能力（通常为6mil），并留有余量。
- Width（线宽） ：12V/5V电源线最小宽度设为1.0mm；PWM及数字信号线最小宽度设为0.254mm（10mil）；过孔焊盘最小直径设为0.6mm。
- Hole Size（孔径） ：所有通孔（Via）的最小钻孔直径设为0.3mm；定位孔钻孔直径设为3.2mm。
- Silk to Solder Mask（丝印到阻焊） ：丝印文字与阻焊开窗的最小间距设为0.1mm，防止丝印覆盖焊盘。

执行DRC后，必须 逐条审查所有报错与警告 。例如，“Unconnected Pin”警告意味着某个引脚未连接网络，可能是原理图遗漏；“Short Circuit”错误则表明存在意外的铜箔短路，需立即修正。零报错是投板的绝对前提。

5.2 Gerber文件的精准生成

Gerber是PCB厂的“施工图纸”，其生成必须精确无误：
- 必需文件 ： Top Copper （GTL）、 Bottom Copper （GBL）、 Top Solder Mask （GTS）、 Bottom Solder Mask （GBS）、 Top Silkscreen （GTO）、 Bottom Silkscreen （GBO）、 Board Outline （GKO）。
- 关键设置 ：所有Gerber文件单位必须为毫米（mm），精度为1:4（整数位+4位小数）； Board Outline 层必须使用 Route （线）而非 Fill （填充）绘制，否则PCB厂无法识别切割路径。
- 文件命名 ：采用行业通用命名（如 balance_car_top.gtl ），避免中文或空格。

生成后，务必使用免费Gerber查看器（如GC-Prevue）打开所有文件，目视检查：
- 是否所有焊盘、走线、丝印均完整显示？
- 板框是否闭合？尺寸是否为90×70mm？
- 顶层与底层的元件位置是否镜像正确？（顶层元件正面朝上，底层元件正面朝下）

一次成功的Gerber审查，能避免90%以上的PCB制造缺陷。

6. 实际调试中的典型问题与解决方案

理论设计完美，不等于实机运行无误。在平衡小车PCB的首次上电与调试中，以下问题是高频出现的“坑”，其解决方案源于对设计原理的深刻理解。

6.1 电机驱动异常：方向与使能

现象：两个电机同向旋转，小车原地打转。
原因：TB6612FNG的AO1/AO2与BO1/BO2输出未按设计意图交叉连接。原理图中已通过网络标签 AOE / AOR / BOE / BOR 定义了交叉逻辑，但PCB布线时可能因疏忽将AO1直接连至左电机正极，AO2连至左电机负极，导致左右电机相位相同。
解决方案：用万用表蜂鸣档，逐一验证AO1→左电机负极、AO2→左电机正极、BO1→右电机正极、BO2→右电机负极的连接关系。修正布线，确保物理连接与原理图网络标签完全一致。

6.2 陀螺仪无响应：I²C总线失效

现象：STM32无法通过I²C读取MPU6050的WHO_AM_I寄存器。
原因：I²C总线的上拉电阻未焊接，或走线过长导致总线电容超标，或MPU6050的AD0引脚电平错误（决定I²C地址）。
解决方案：首先用示波器观察SCL/SDA波形。若无波形，检查上拉电阻是否虚焊；若波形畸变（上升沿缓慢），测量总线对地电容，若>400pF，则需缩短走线或减小上拉电阻值（如改用470Ω）。其次，确认MPU6050的AD0引脚已通过0Ω电阻或跳线帽接地（地址0x68）或接VCC（地址0x69），并与软件中配置的地址一致。

6.3 OLED闪烁：电源噪声耦合

现象：OLED屏幕随机闪烁或显示乱码。
原因：OLED的VCC/GND未就近放置0.1μF去耦电容，或其走线经过12V电源区域，受到电机开关噪声干扰。
解决方案：在OLED模块的VCC与GND焊盘之间，直接焊接一颗0.1μF X7R陶瓷电容，焊盘引线长度<1mm。同时，检查OLED的VCC走线，确保其完全避开12V电源网络，必要时在OLED附近单独铺设一小块局部地铜，并通过多个过孔连接至主地平面。

这些问题的根源，往往不在代码或元器件本身，而在于PCB设计中对电气物理规律的忽视。每一次成功的调试，都是对设计原理的一次深刻验证。