1. 电感在嵌入式硬件系统中的核心作用机制

电感绝非简单的线圈元件，其物理本质是电磁能量与电能相互转换的动态器件。在嵌入式硬件设计中，尤其在电源管理、信号完整性与EMC合规性等关键领域，电感的功能实现完全依赖于其固有的电磁特性。理解这些特性不是为了记忆参数，而是为了在PCB布局、器件选型与故障排查中建立准确的物理直觉。

1.1 通直流、阻交流：频率选择性的物理根源

“通直流、阻交流”这一经典描述，其底层物理依据是感抗公式 $Z_L = j\omega L$。此处的 $\omega = 2\pi f$ 是角频率，$L$ 是电感量。关键在于，感抗 $Z_L$ 是一个 复数阻抗 ，其模值 $|Z_L| = \omega L$ 与频率 $f$ 呈严格的线性正比关系。这意味着：

• 当 $f = 0$（纯直流）时，$\omega = 0$，因此 $|Z_L| = 0$。此时电感对直流电流呈现为理想导线（忽略其固有的直流电阻），电流可无阻碍地通过。
• 当 $f$ 升高时，$|Z_L|$ 线性增大。对于一个10 µH的电感，在1 MHz开关频率下，其感抗约为62.8 Ω；而在100 MHz射频下，感抗飙升至6.28 kΩ。这种指数级的阻抗增长，使其成为天然的高频噪声“路障”。

在DC-DC电源设计中，这一特性被直接用于构建LC滤波器。开关管的高速导通与关断，在输出端产生富含基波和谐波的纹波电压。电感串联在功率路径上，对这些高频分量呈现高阻抗，迫使纹波电流转向并联的输出电容，最终被电容吸收并平滑为稳定的直流电压。这并非简单的“阻挡”，而是一个基于能量守恒的动态分配过程：电感将电能暂时存储为磁场能，再在开关管关断期间将其释放回电路，从而维持负载电流的连续性。

1.2 阻碍电流变化：电流连续性的物理保障

电感的另一个核心特性——阻碍电流变化，其物理基础是法拉第电磁感应定律与楞次定律。当流经电感线圈的电流 $i(t)$ 发生变化时，其产生的磁通量 $\Phi = Li(t)$ 也随之变化。根据法拉第定律，变化的磁通量会在线圈自身感应出一个电动势 $e_L(t) = -L \frac{di(t)}{dt}$。负号即为楞次定律的体现：该感应电动势的方向总是试图产生一个反向电流，以 抵消 原电流的变化趋势。

这一特性在开关电源中至关重要。以Buck降压电路为例，当上管关断、下管导通时，电感电流不能突变，必须维持原有方向和大小。此时，电感两端电压极性反转，其储存的磁场能转化为电能，通过续流二极管（或同步MOSFET）继续向负载供电。正是这种“续流”能力，保证了负载电流的连续性与稳定性，避免了因电流中断导致的电压跌落与系统复位。若选用一个电感量过小或饱和电流不足的电感，其无法提供足够的储能来维持电流，将直接导致输出电压剧烈抖动，甚至触发处理器的欠压复位（Brown-out Reset）。

1.3 滤波与谐振：构建信号通路的基石

电感与电容的组合，构成了电子系统中最基础、最强大的滤波与谐振单元。二者互补的频率特性——电容阻低频、通高频，电感通低频、阻高频——使得LC网络能够精准地塑造信号的频谱。

• 低通滤波（LPF） ：在电源输出端，LC构成的π型滤波器是抑制开关噪声的黄金标准。其截止频率 $f_c = \frac{1}{2\pi\sqrt{LC}}$ 决定了滤波带宽。一个设计良好的LPF，其截止频率需远低于开关频率（通常至少低5-10倍），以确保开关噪声被充分衰减。例如，针对2 MHz的DC-DC芯片，选用10 µH电感与22 µF陶瓷电容，其理论截止频率约为107 kHz，可提供超过40 dB的高频衰减。
• 共模滤波 ：在USB、以太网等高速接口的EMI设计中，共模电感（CM choke）是不可或缺的。它由两个绕向相反的线圈绕制在同一磁芯上。差模信号（即正常的数据信号）在两线圈中产生的磁通相互抵消，感抗极小，几乎无影响；而共模噪声（如来自电源或地线的干扰）在两线圈中产生的磁通同向叠加，感抗极大，从而被有效抑制。其性能不仅取决于电感量，更关键的是两绕组的对称性与磁芯材料的高频特性。

2. 电感的物理结构与材料体系

电感的电气性能并非凭空而来，而是由其精密的物理结构与所用材料共同决定。从微观的导线材质到宏观的磁芯构造，每一个环节都深刻影响着其在嵌入式系统中的表现。

2.1 基础结构：线圈、骨架与磁芯的协同

一个典型的功率电感由三部分构成：导电线圈、支撑骨架（Bobbin）与磁芯（Core）。

• 导电线圈 ：是电感的“心脏”。其材质（铜、铜包铝、银合金）、线径、匝数及绕制工艺（单层、多层、蜂房式）直接决定了电感量 $L$、直流电阻 $R_{DC}$ 和品质因数 $Q$。线径越粗，$R_{DC}$ 越小，额定电流越大，但体积也相应增大。在高密度PCB设计中，常采用扁平线（Flat Wire）技术，在相同截面积下获得更小的绕组高度，显著降低电感的整体厚度。
• 骨架（Bobbin） ：主要起机械支撑与绝缘作用。对于小功率贴片电感（如0805封装），骨架可能被省略，线圈直接绕在磁芯上，并用环氧树脂密封。而对于大功率插件电感，骨架则必不可少，它提供了绕线的精确槽位，并确保线圈与磁芯、以及线圈层与层之间的电气隔离。骨架材料的耐热性（如PPS、LCP）直接决定了电感的最高工作温度。
• 磁芯（Core） ：是电感的“灵魂”，其材料与形状决定了电感的核心性能边界。磁芯的作用有三：一是 增大电感量 ，在相同匝数下，磁芯的磁导率 $\mu_r$ 远高于空气（$\mu_{r,air} \approx 1$），可使 $L$ 提升数百至数千倍；二是 约束磁路 ，将磁场集中在磁芯内部，减少对外部电路的EMI辐射；三是 调节饱和特性 ，不同材料的饱和磁通密度 $B_{sat}$ 差异巨大，这直接限定了电感的最大储能能力。

2.2 磁芯材料：从铁氧体到金属复合物的工程权衡

磁芯材料的选择是嵌入式电源设计中最关键的决策之一，它本质上是在 高频性能、饱和电流、成本与体积 之间进行的精密权衡。

材料类型	典型应用频率	饱和磁通密度 $B_{sat}$	特点	典型应用场景
锰锌铁氧体 (MnZn)	< 2 MHz	中等 (≈ 400-500 mT)	高磁导率，低高频损耗，成本低廉	传统工频/中频开关电源（AC-DC适配器、DC-DC模块）
镍锌铁氧体 (NiZn)	2 MHz - 100+ MHz	较低 (≈ 300-400 mT)	高电阻率，极低高频损耗，优异的EMI抑制能力	射频扼流圈、EMI滤波器、高频DC-DC（>1 MHz）
铁粉芯 (Iron Powder)	DC - 100 kHz	高 (≈ 1.0-1.4 T)	极高的 $B_{sat}$，成本低，但磁导率低且高频损耗大	大电流、低频PFC电感、储能电感
Sendust (铁硅铝)	10 kHz - 500 kHz	高 (≈ 1.0 T)	$B_{sat}$ 高于铁氧体，损耗低于铁粉芯，磁导率稳定	中大功率DC-DC、PFC电感
高磁通合金粉芯 (High Flux)	DC - 200 kHz	极高 (≈ 1.5 T)	最高的 $B_{sat}$，优异的直流偏置特性	大电流、高效率储能电感（如服务器VRM）
纳米晶合金 (Nanocrystalline)	10 kHz - 100 kHz	极高 (≈ 1.2 T)	综合性能最优（高 $B_{sat}$、低损耗、高 $Q$），但成本最高	高端工业电源、医疗设备、航空航天

在实际选型中，工程师必须根据开关频率、最大输出电流与允许的温升来综合判断。例如，为一个3.3 V/20 A的CPU核心供电VRM设计，若开关频率为500 kHz，首要考虑的是在20 A直流偏置下不饱和，且温升可控。此时，高磁通合金粉芯或纳米晶合金是首选，尽管其成本是锰锌铁氧体的数倍。而为一个12 V/1 A的辅助电源设计，开关频率为100 kHz，则锰锌铁氧体是性价比最优解。

2.3 屏蔽结构：EMC合规性的物理屏障

现代嵌入式设备，尤其是手持设备与IoT终端，对EMC（电磁兼容）的要求日益严苛。电感因其固有的储能与辐射特性，既是EMI的受害者，也是EMI的制造者。未屏蔽的电感，其开放的磁路会在周围空间形成强烈的交变磁场，耦合到邻近的信号线（如高速时钟、RF天线、模拟传感器）上，造成严重的串扰与功能失效。

屏蔽电感通过两种主流结构解决此问题：
- 磁屏蔽罩（Magnetic Shielding Can） ：在电感本体外部包裹一层高磁导率的金属（通常是镍铁合金）屏蔽罩。该罩为磁力线提供了低磁阻的“捷径”，将绝大部分磁场约束在罩内，向外辐射的磁场强度可降低20-30 dB。这是目前消费电子中最常见的方案，成本增加有限，但效果显著。
- 一体成型（Molded / SMD Shielded） ：将线圈与磁芯完全嵌入一个预先成型的、高磁导率的复合材料外壳中。这种结构实现了360度全向屏蔽，EMI抑制效果最佳，且机械强度高、一致性好。其缺点是散热稍差，且成本较高，多见于高端通信设备与汽车电子。

一个真实的工程教训：在某款4G LTE模块的调试中，工程师发现GPS接收灵敏度严重下降。排查后发现，靠近GPS天线的DC-DC电源电感未采用屏蔽结构，其在1.5 GHz附近的寄生谐振产生了强辐射，恰好落入GPS L1频段（1.575 GHz）。更换为同规格的一体成型屏蔽电感后，GPS信噪比立即提升了15 dB，问题迎刃而解。这印证了一个基本原则： 在高频、高密度系统中，屏蔽不是可选项，而是必选项。

3. 电感的关键电气参数深度解析

数据手册（Datasheet）中列出的参数，是工程师与电感对话的语言。仅仅知道参数名称是远远不够的，必须深入理解每个参数的物理含义、测试条件及其在系统级设计中的真实影响。

3.1 电感量（Inductance, L）：标称值背后的频率陷阱

电感量 $L$ 是最直观的参数，但其标称值（如10 µH ±20%）具有强烈的 条件依赖性 。它仅在特定的测试条件下有效，其中最关键的是 测试频率 。

所有电感都存在一个 自谐振频率（Self-Resonant Frequency, SRF） 。这是由电感的固有电感量 $L$ 与其分布电容 $C_p$（线圈匝间、层间及引脚间的寄生电容）共同决定的，计算公式为 $f_{SRF} = \frac{1}{2\pi\sqrt{L C_p}}$。在 $f < f_{SRF}$ 的频段，器件表现为“电感”，其阻抗随频率升高而增大；在 $f = f_{SRF}$ 时，$L$ 与 $C_p$ 发生串联谐振，阻抗达到最小值（仅由 $R_{DC}$ 决定）；在 $f > f_{SRF}$ 时，分布电容 $C_p$ 主导，器件整体表现为“电容”，其阻抗随频率升高而减小。

因此，数据手册中标注的“10 µH”，其真实含义是：“在100 kHz（或1 MHz，具体看手册）正弦波激励下，测得的阻抗虚部对应的电感值”。一旦工作频率接近或超过SRF，该标称值便彻底失效。例如，一个标称10 µH、SRF为50 MHz的电感，在100 MHz的射频电路中，其实际阻抗已由容性主导，完全丧失了作为射频扼流圈（RFC）的功能。在选型时，必须确保系统的 最高工作频率（包括所有谐波） 至少低于SRF的3-5倍，以保证电感量的稳定性和预期的阻抗特性。

3.2 直流电阻（DC Resistance, R _DC ）：看不见的电压杀手

$R_{DC}$ 是电感导线自身的欧姆电阻，它虽小，却是电源效率与电压精度的“隐形杀手”。其影响体现在两个方面：

1. IR压降（Voltage Drop） ：根据欧姆定律 $V_{drop} = I_{DC} \times R_{DC}$，流经电感的直流电流会在其上产生一个不可忽视的压降。对于一个为1.2 V/10 A CPU核心供电的VRM，若选用 $R_{DC} = 10 \text{m}\Omega$ 的电感，其压降高达120 mV，占输出电压的10%。这不仅大幅降低了电源效率（$P_{loss} = I^2 R_{DC} = 1 W$），更可能导致CPU因实际供电电压（1.08 V）低于其最低工作阈值（如1.10 V）而出现随机复位或计算错误。在高精度模拟电路（如ADC参考电压源）中，几毫伏的压降就足以引入显著的测量误差。
2. 温升与可靠性 ：$R_{DC}$ 引起的焦耳热是电感温升的主要来源。温升 $\Delta T$ 与 $I_{DC}^2 R_{DC}$ 成正比，并受封装散热能力制约。持续的高温会加速磁芯老化、降低绝缘性能，最终导致器件失效。一个经验法则是，电感表面温度不应超过其额定工作温度（如125°C）的80%，即100°C。

因此，在选型时，$R_{DC}$ 必须与额定电流 $I_{rated}$ 一起审视。一个 $R_{DC} = 5 \text{m}\Omega$ 的电感，其 $I_{rated}$ 可能仅为5 A；而一个 $R_{DC} = 20 \text{m}\Omega$ 的电感，其 $I_{rated}$ 可能高达15 A。这是因为后者采用了更粗的导线，虽然 $R_{DC}$ 更大，但其热容量和散热能力也更强。

3.3 额定电流（Rated Current）：饱和与温升的双重枷锁

“额定电流”并非一个单一参数，而是两个独立限制条件的统称，数据手册中通常会分别标注：

• 饱和电流（Saturation Current, $I_{sat}$） ：指电感量 $L$ 下降至其初始值（通常为标称值）的70%-80%时所对应的直流偏置电流。其物理原因是磁芯材料的磁化曲线存在饱和区。当 $I_{DC}$ 增大，磁通密度 $B$ 也随之增大；一旦 $B$ 超过材料的 $B_{sat}$，磁导率 $\mu_r$ 急剧下降，导致 $L$ 骤减。一个 $I_{sat} = 10 A$ 的电感，在10 A电流下，其有效电感量可能已从10 µH跌至7 µH。这将直接导致DC-DC环路的相位裕度恶化，引发输出电压振荡甚至失控。
• 温升电流（Thermal Current, $I_{thermal}$） ：指在环境温度（如25°C）下，电感自身温升达到规定值（通常是40°C）时所对应的直流电流。它反映了 $R_{DC}$ 和封装散热能力的综合极限。

在实际设计中， 必须同时满足 $I_{DC} < I_{sat}$ 且 $I_{DC} < I_{thermal}$ 。通常，$I_{sat}$ 是更为关键的限制，尤其是在瞬态响应要求苛刻的场合。例如，在CPU负载从轻载（1 A）瞬间跳变到重载（10 A）时，若电感在10 A下已饱和，其无法提供足够的储能来维持电流，将导致输出电压发生巨大的“下冲”（undershoot），可能触发系统的欠压保护。

3.4 品质因数（Quality Factor, Q）与自谐振频率（SRF）

$Q$ 值定义为电感在某一频率下的感抗 $X_L$ 与其等效串联电阻 $R_s$（主要由 $R_{DC}$ 和高频趋肤效应、磁芯损耗构成）之比：$Q = \frac{X_L}{R_s}$。它表征了电感作为“储能元件”的效率：$Q$ 值越高，能量损耗越小，滤波器的选频特性越尖锐，谐振电路的带宽越窄。

然而，$Q$ 值并非恒定，它随频率变化而变化。在低频段，$R_s \approx R_{DC}$，$Q$ 随 $f$ 升高而增大；在高频段，磁芯损耗与趋肤效应使 $R_s$ 急剧增大，$Q$ 值达到峰值后迅速下降。数据手册中的 $Q$ 曲线，其峰值点对应的频率，往往非常接近该电感的 $f_{SRF}$。

因此，$Q$ 值与 $f_{SRF}$ 是紧密关联的孪生参数。一个高 $Q$ 值的电感，通常意味着其 $f_{SRF}$ 也相对较高（因为 $C_p$ 小），反之亦然。在射频匹配网络设计中，工程师会刻意选择 $Q$ 值峰值落在目标工作频率附近的电感，以获得最佳的匹配效率与带宽。

4. 电感的工程分类与典型应用场景

电感的应用场景千差万别，从微瓦级的传感器信号调理到千瓦级的电机驱动，其选型逻辑也截然不同。理解这些分类，是避免“张冠李戴”式设计错误的前提。

4.1 按功率等级划分：从小信号到大电流

• 小信号电感（Signal Inductors） ：主要用于射频匹配、EMI滤波与谐振电路，功率极低（µW-mW级）。其特点是电感量小（nH-µH级）、$R_{DC}$ 极低（mΩ级）、$f_{SRF}$ 极高（GHz级）。封装多为0201、0402等超小型贴片，内部常采用空心或镍锌铁氧体磁芯，以追求极致的高频性能。例如，在Wi-Fi 2.4 GHz前端，一个1.5 nH的射频电感用于匹配PA输出阻抗，其 $f_{SRF}$ 必须远高于2.4 GHz，否则匹配将完全失效。
• 功率电感（Power Inductors） ：这是嵌入式系统中最常见的类型，专为DC-DC转换器的储能与滤波而设计。其电感量范围广（1 µH - 1 mH），$R_{DC}$ 与 $I_{rated}$ 是核心考量。封装形式多样，从超薄的0805、1210贴片电感，到带散热焊盘的10mm×10mm大尺寸电感，再到插件式的径向/轴向电感。选型时，必须严格匹配DC-DC芯片的开关频率、输出电压/电流及纹波要求。一个常见误区是，为高开关频率（如3 MHz）的芯片选用一款专为500 kHz设计的“大个子”电感，其 $f_{SRF}$ 可能只有1-2 MHz，导致在工作频率下已进入容性区，完全失去滤波功能。
• 大电流电感（High-Current Inductors） ：应用于服务器VRM、工业电源等场景，需承载数十安培乃至上百安培的电流。其特点是体积庞大、$R_{DC}$ 极低（<1 mΩ）、$I_{sat}$ 极高。常采用铜排（Copper Busbar）或扁平铜线绕制，磁芯多为高磁通合金或纳米晶，以承受巨大的直流偏置而不饱和。散热设计是其生命线，通常配备大面积的金属散热焊盘或直接安装在散热器上。

4.2 按功能特性划分：从滤波到共模抑制

• 普通功率电感（General Purpose Power Inductor） ：最基础的类型，用于Buck、Boost等拓扑的主储能电感。其设计目标是在指定的 $I_{DC}$ 下，提供稳定的 $L$ 值和可接受的 $R_{DC}$ 与温升。
• 共模电感（Common-Mode Choke, CMCC） ：一种特殊构造的电感，由两个匝数、线径、绕向完全相同的线圈绕制在同一高磁导率磁芯（通常是高μ镍锌铁氧体）上。其核心价值在于 差模电感量极小，共模电感量极大 。在USB、HDMI、CAN总线等接口的EMI滤波电路中，它被放置在信号线对上，能高效抑制共模噪声（如地弹、电源噪声耦合），而对差分信号（数据本身）的影响微乎其微。其性能好坏，关键在于两绕组的 对称性 。任何绕制偏差都会引入差模电感，劣化信号完整性。
• 磁珠（Ferrite Bead） ：严格来说，磁珠并非电感，而是一种 频率选择性耗能器件 。其材料（多为镍锌铁氧体）在低频下呈现低阻抗（类似电感），但在其设计的高频段（如100 MHz），其阻抗主要由电阻分量 $R$ 构成，能将高频噪声能量以热的形式耗散掉。因此，磁珠是“吸收”噪声，而电感是“反射”噪声。在数字IC的电源引脚（VCC/VDD）上，常串联一个磁珠（如1206封装，100 MHz时阻抗为600 Ω），配合去耦电容，构成高效的高频噪声滤波器。

4.3 特殊类型：可调与定制化需求

• 可调电感（Variable Inductor） ：其电感量可通过机械方式（如旋钮调节磁芯插入深度）或电气方式（如变容二极管）进行调整。在需要精细调谐的射频电路（如VCO、天线匹配）或实验室测试中仍有应用，但在大批量生产的嵌入式产品中已基本被高精度固定值电感与数字可编程方案取代。
• 定制电感（Custom Inductor） ：当标准品无法满足特殊需求时（如超低 $R_{DC}$、特殊形状以适应狭小空间、特定的屏蔽要求、或极端温度/湿度环境），就需要与电感厂商合作定制。定制过程涉及详细的规格书（Spec Sheet）沟通、样品测试与量产验证，周期长、成本高，应作为最后的选择。

5. 电感选型的系统性工程实践指南

电感选型绝非查表填空，而是一个贯穿系统需求分析、器件评估、电路仿真与实板验证的完整工程闭环。以下是一套经过实战检验的选型流程。

5.1 明确系统需求：从规格书出发

一切始于对上游芯片规格书（Datasheet）的精读。以一个典型的DC-DC Buck控制器为例，需提取的关键信息包括：
- 开关频率（$f_{sw}$） ：这是选择电感 $f_{SRF}$ 的基准。目标：$f_{SRF} \geq 5 \times f_{sw}$。
- 输出电压（$V_{out}$）与最大输出电流（$I_{out,max}$） ：决定电感的 $I_{sat}$ 与 $I_{thermal}$ 下限。
- 输入电压范围（$V_{in,min/max}$） ：结合 $V_{out}$ 和 $f_{sw}$，可计算出所需的最小电感量 $L_{min}$，公式为 $L_{min} = \frac{V_{out}(V_{in,max} - V_{out})}{V_{in,max} \times f_{sw} \times \Delta I_L}$，其中 $\Delta I_L$ 是期望的电感纹波电流（通常取 $I_{out,max}$ 的20%-40%）。
- 允许的输出电压纹波（$V_{ripple}$） ：与输出电容共同决定了LC滤波器的性能，间接约束电感的 $L$ 值与 $R_{DC}$。

5.2 初步筛选与参数交叉验证

在供应商网站（如TDK、Murata、Coilcraft、Vishay）上，根据上述需求设定筛选条件（$L$、$I_{sat}$、$I_{thermal}$、$R_{DC}$、封装、$f_{SRF}$）。得到候选列表后，进行严格的 参数交叉验证 ：
- 检查 $R_{DC}$ 与 $I_{out,max}$ 的乘积 ：确保 $V_{drop} = I_{out,max} \times R_{DC} < 0.5\% \times V_{out}$（对高精度电源）或 $< 2\% \times V_{out}$（对一般电源）。
- 检查 $I_{sat}$ 的降额 ：强烈建议按 $I_{sat} \geq 1.5 \times I_{out,max}$ 进行降额设计，为瞬态负载提供安全裕量。
- 检查 $f_{SRF}$ ：务必在数据手册的阻抗-频率（Z-f）曲线图中，确认在 $f_{sw}$ 处，器件仍处于感性区，且 $Z$ 值足够高（例如 > 10 Ω）。

5.3 电路仿真与热分析

在原理图设计阶段，应使用SPICE工具（如LTspice、PSpice）对包含所选电感的完整DC-DC环路进行仿真。重点关注：
- 瞬态响应 ：施加阶跃负载（如1 A→10 A），观察输出电压的过冲（overshoot）与下冲（undershoot）幅度及恢复时间。若下冲过大，说明 $I_{sat}$ 不足或 $L$ 值过小。
- 环路稳定性 ：进行AC小信号分析，获取开环增益与相位曲线，确保在穿越频率处有充足的相位裕度（>45°）和增益裕度（>10 dB）。电感的 $R_{DC}$ 和 $f_{SRF}$ 会直接影响环路补偿网络的设计。

同时，利用热仿真软件（如ANSYS Icepak）或简单的热阻模型，估算电感在满载下的温升 $\Delta T = P_{loss} \times \theta_{JA}$，其中 $P_{loss} = I_{out,rms}^2 \times R_{DC}$（$I_{out,rms}$ 为输出电流的有效值），$\theta_{JA}$ 为结-环境热阻（数据手册提供）。确保 $\Delta T + T_{ambient} < T_{max}$。

5.4 PCB布局与实板验证的终极考验

再完美的选型，若布局不当，也会功亏一篑。电感布局的黄金法则：
- 功率回路最小化 ：电感、开关管（MOSFET）、输入/输出电容必须构成一个 面积最小 的环路。该环路是高频di/dt噪声的主要辐射源，其面积直接决定了EMI水平。将电感紧邻DC-DC芯片的SW引脚和输入电容放置。
- 接地策略 ：为电感的接地焊盘提供 独立、宽大、低阻抗 的接地平面，避免与数字地或模拟地混用。对于屏蔽电感，其屏蔽罩必须通过多个过孔，低感抗地连接到主接地层。
- 远离敏感信号 ：电感必须与高速信号线（时钟、RF、高速SerDes）、高精度模拟走线（ADC输入、参考电压）保持足够的距离（至少3倍于电感体高度），并尽可能在其下方铺满接地铜箔以提供磁屏蔽。

实板验证是选型的终审。必须在多种工况下进行测试：
- 静态测试 ：测量空载、半载、满载下的输出电压、纹波（使用200 MHz带宽示波器，探头接地线尽量短）。
- 动态测试 ：使用电子负载施加快速阶跃电流（如10 A/µs），捕捉输出电压的瞬态响应。
- 温升测试 ：在满载、高温（如60°C）环境下，用红外热像仪或热电偶测量电感表面温度，确保其在安全范围内。

我在一次为工业PLC设计24 V/5 A辅助电源时，曾选用了一款参数看似完美的10 µH电感。实板测试中，满载下纹波正常，但当PLC的IO模块频繁切换时，输出电压出现周期性抖动。反复排查后发现，该电感的 $f_{SRF}$ 为8 MHz，而PLC主控MCU的系统时钟恰好为8 MHz，其谐波能量耦合到电感上，激发了微弱的谐振。最终，更换为 $f_{SRF} = 25 MHz$ 的同类电感，问题彻底消失。这个案例深刻地提醒我： 电感的参数，必须放在整个系统的电磁环境中去审视，而非孤立地看待。