1. 时钟：嵌入式系统的脉搏与能源调度中枢

在嵌入式系统工程实践中，时钟绝非一个简单的“计时器”概念。它是整个微控制器运行的物理基础与能量调度的核心机制。从最底层的晶体振荡器到最高层的外设总线时钟，时钟树（Clock Tree）构成了STM32系统中一条精密、分层、可配置的能量流路径。理解并正确配置时钟，是任何STM32项目启动的第一步，也是决定系统稳定性、实时性与功耗表现的关键环节。

时钟的本质作用有二： 驱动 与 调控 。驱动，是指为CPU内核、存储器、DMA控制器及所有外设提供同步节拍，使数字电路得以按序执行指令、搬运数据、响应事件；调控，则体现为通过关闭未使用外设的时钟门控（Clock Gating），直接切断其供电通路，从而在硬件层面实现功耗的精准裁剪。这种“按需供电”的设计哲学，正是现代低功耗MCU区别于传统51单片机的根本所在——它不再是一个固定频率、全时运行的“黑盒子”，而是一个可被工程师精细编程、动态管理的“智能能源网络”。

因此，对时钟的理解必须跳出“给芯片上电就能跑”的初级认知。一个未经配置的STM32，在复位后默认由内部高速时钟HSI（16 MHz）驱动系统时钟（SYSCLK），此时所有外设时钟均处于关闭状态。若不显式使能GPIOA的时钟，即使代码中对GPIOA_Pin5执行了 HAL_GPIO_WritePin(GPIOA, GPIO_PIN_5, GPIO_PIN_SET) ，该引脚也永远不会产生任何电平变化。这并非软件Bug，而是硬件层面的“断电”状态。时钟配置，是让整个芯片从“休眠”走向“苏醒”的第一道唤醒令。

2. STM32F4时钟源：五种振荡器的定位与选型逻辑

STM32F4系列提供了五种独立的时钟源，它们共同构成了时钟树的根基。这些源按频率、精度、功耗与用途被严格区分，工程师必须根据具体应用场景进行权衡与选择。

2.1 内部低速时钟（LSI）

  • 频率 ：约32 kHz（典型值，出厂校准后误差±10%）
  • 特性 ：由内部RC振荡器产生，无需外部元件，成本最低，但精度和温度稳定性差。
  • 核心用途 ：专为看门狗定时器（IWDG）和独立看门狗（独立于主时钟域）提供时钟。因其低频与低功耗特性，即使在系统深度睡眠模式下，LSI仍可保持运行，确保看门狗功能不丢失。它 不适用于 对时间精度要求高的RTC实时时钟。

2.2 外部低速时钟（LSE）

  • 频率 ：32.768 kHz（标准RTC晶振频率）
  • 特性 ：需外接石英晶体或陶瓷谐振器，精度高（可达±20 ppm），功耗低，启动时间较长（毫秒级）。
  • 核心用途 ：RTC实时时钟的首选时钟源。其32.768 kHz频率可被精确分频为1 Hz，为日历、闹钟等应用提供亚秒级精度。在系统进入Stop或Standby低功耗模式时，LSE可保持RTC持续计时，是电池备份应用的基石。

2.3 内部高速时钟（HSI）

  • 频率 ：16 MHz（出厂校准后误差±1%）
  • 特性 ：由内部RC振荡器产生，无需外部元件，启动极快（<10 µs），但频率随温度与电压漂移，长期稳定性不如晶体。
  • 核心用途 ：系统上电复位后的默认时钟源，用于快速启动系统、执行初始引导代码（Bootloader）、或作为HSE失效时的备用时钟源（配合CSS）。在需要快速响应但对长期频率精度要求不苛刻的场合（如USB设备枚举初期），HSI是理想选择。

2.4 外部高速时钟（HSE）

  • 频率 ：4–26 MHz（常见为8 MHz）
  • 特性 ：需外接石英晶体或陶瓷谐振器，精度高（±10–50 ppm），稳定性好，启动时间中等（数百微秒）。
  • 核心用途 ：系统主时钟（SYSCLK）的高质量来源。当系统需要高精度、高稳定性的内核与外设时钟时，HSE是首选。它也是PLL的主要输入源，通过倍频可生成高达168 MHz的系统时钟。绝大多数工业与通信类应用都以HSE为基准。

2.5 PLL时钟（PLLCLK）

  • 频率 ：由HSE或HSI经PLL倍频后生成（F4系列最高168 MHz）
  • 特性 ：非独立振荡器，而是由锁相环（Phase-Locked Loop）电路对输入时钟（HSE/HSI）进行倍频、分频后产生的高精度、高频时钟。
  • 核心用途 ：为系统提供高性能内核时钟。PLL的引入，使得MCU可以在使用低成本、低频外部晶振（如8 MHz）的同时，获得远高于晶振频率的内核工作频率（如168 MHz），极大地提升了计算性能，同时兼顾了晶振的成本与稳定性优势。

这五种时钟源并非孤立存在，而是通过一个精密的多路选择器（Multiplexer）网络相互连接、切换。例如，RTC时钟源的选择器允许在LSI、LSE与HSE/2之间切换；系统时钟（SYSCLK）的选择器则允许在HSI、HSE与PLLCLK三者间切换。这种灵活性是STM32适应多样化应用场景的技术保障。

3. 时钟树剖析：从源头到外设的完整能量流

理解时钟树，关键在于把握其层级结构与能量流向。以STM32F407为例，其时钟树可清晰划分为三个逻辑层级： 源头层（Sources） 、 主干层（Core & AHB/APB Buses） 和 分支层（Peripheral Clocks） 。

3.1 源头层：五种时钟源的接入点

源头层是整个时钟树的起点，包含前述LSI、LSE、HSI、HSE及PLL五个物理振荡器。它们的输出信号被送入各自的使能控制寄存器（如RCC_CR中的 LSION , LSEON , HSION , HSEON 位），只有置位后，该振荡器才开始起振并输出有效时钟信号。

3.2 主干层：系统时钟的生成与分配

主干层是时钟树的核心枢纽，负责将源头时钟转换为系统所需的各种频率，并将其分发至不同总线。

  • 系统时钟（SYSCLK） ：这是CPU内核、中断控制器（NVIC）、DMA控制器及Flash存储器所依赖的最高频时钟。其来源由RCC_CFGR寄存器的 SW[1:0] 位选择，可在HSI、HSE与PLLCLK三者间切换。

  • AHB总线时钟（HCLK） ：由SYSCLK经AHB预分频器（AHB Prescaler）分频得到。该分频器由RCC_CFGR的 HPRE[3:0] 位控制，支持1、2、4、8、16、64、128、256、512分频。HCLK驱动着Cortex-M4内核、SRAM、Flash、DMA以及所有挂载在AHB总线上的外设（如GPIOx、EXTI、CRC）。

  • APB1总线时钟（PCLK1） ：由HCLK经APB1预分频器分频得到。该分频器由RCC_CFGR的 PPRE1[2:0] 位控制，支持1、2、4、8、16分频。PCLK1驱动着低速外设，包括USART2/3/4/5、I2C1/2/3、SPI2/3、DAC、CAN1、USB OTG FS等。

  • APB2总线时钟（PCLK2） ：由HCLK经APB2预分频器分频得到。该分频器由RCC_CFGR的 PPRE2[2:0] 位控制，同样支持1、2、4、8、16分频。PCLK2驱动着高速外设，包括USART1、SPI1、TIM1、TIM8、ADC1/2/3、SDIO、SYSCFG、EXTI等。

  • PLL时钟生成 ：这是主干层最复杂的部分。PLL的输入源（ PLLSRC ）可选HSE或HSI/2。选定后，时钟信号首先进入PLL输入分频器（ PLLM ），再进入PLL倍频器（ PLLN ），最后经过两个独立的输出分频器（ PLLP , PLLQ ）生成不同的时钟：

  • PLLP 输出（ PLLCLK ）作为SYSCLK的候选源；
  • PLLQ 输出（ USBOTGFSCLK ）专供USB OTG FS模块；
  • PLLR 输出（ SAI1CLK ）专供SAI音频接口（F42/43系列）。

其核心公式为：

PLLCLK = ((HSE or HSI/2) / PLLM) * PLLN / PLLP

例如，使用8 MHz HSE，设置 PLLM=8 , PLLN=336 , PLLP=2 ，则 PLLCLK = (8/8) * 336 / 2 = 168 MHz 。

3.3 分支层：外设时钟的精细化使能

分支层是时钟树的末端，直接面向每一个具体的外设模块。每个外设（如USART1、TIM2、ADC1）都有一个独立的时钟使能位，位于RCC的 AHB1ENR , AHB2ENR , APB1ENR , APB2ENR 等寄存器中。例如，使能GPIOA的时钟需置位 RCC_AHB1ENR 寄存器的 GPIOAEN 位（第0位）；使能USART1的时钟需置位 RCC_APB2ENR 寄存器的 USART1EN 位（第4位）。

关键原则 ：任何一个外设，无论其寄存器是否被软件访问，只要其时钟使能位未被置位，该外设即处于完全断电状态，无法工作。这是硬件级的节能机制，也是初学者最容易忽略的致命错误。

4. 核心寄存器详解：CR、CFGR与RCC的配置逻辑

STM32F4的时钟配置全部通过RCC（Reset and Clock Control）外设的寄存器组完成。其中， RCC_CR （Clock Control Register）、 RCC_PLLCFGR （PLL Configuration Register）与 RCC_CFGR （Clock Configuration Register）是三个最关键的寄存器，它们共同定义了时钟树的拓扑结构与参数。

4.1 RCC_CR：时钟源的开关与就绪状态监控

RCC_CR 寄存器是时钟配置的“总闸门”。其主要功能包括：

  • 使能控制 ： HSION （位0）、 HSEON （位16）、 LSION （位0）、 LSEON （位0）等位用于开启对应的振荡器。
  • 就绪状态标志 ： HSIRDY （位1）、 HSERDY （位17）、 LSIRDY （位1）、 LSERDY （位2）等位用于指示对应振荡器是否已稳定起振。 这是配置流程中不可或缺的等待步骤 。例如，在置位 HSEON 后，必须轮询 HSERDY 位，直到其变为1，才能安全地将其选为PLL输入源。跳过此等待将导致后续PLL配置失败。

4.2 RCC_PLLCFGR：PLL参数的精确设定

RCC_PLLCFGR 寄存器是PLL的“调谐旋钮”，用于精确设定倍频与分频参数。

  • PLLM[5:0] （位0-5）：PLL输入分频系数，范围2-63。用于将HSE（如8 MHz）或HSI/2（4 MHz）降低到适合PLL锁相环工作的频率（通常1-2 MHz）。
  • PLLN[8:0] （位6-14）：PLL倍频系数，范围50-432。这是决定最终系统时钟频率的核心参数。
  • PLLP[1:0] （位16-17）：PLL主输出分频系数，取值为2、4、6、8。 PLLP=2 时， PLLCLK 达到最高频率。
  • PLLQ[3:0] （位24-27）：USB/SDIO/随机数发生器分频系数。

该寄存器的设计体现了“先降频、再倍频、后分频”的经典锁相环设计理念，确保了时钟信号的纯净度与稳定性。

4.3 RCC_CFGR：时钟路径的路由与总线分频

RCC_CFGR 寄存器是时钟树的“交通指挥中心”，负责路由与分频。

  • SW[1:0] （位0-1）：系统时钟（SYSCLK）选择位。 00 =HSI, 01 =HSE, 10 =PLLCLK, 11 =保留。
  • HPRE[3:0] （位4-7）：AHB预分频器设置，决定HCLK与SYSCLK的关系。
  • PPRE1[2:0] （位10-12）：APB1预分频器设置，决定PCLK1与HCLK的关系。
  • PPRE2[2:0] （位13-15）：APB2预分频器设置，决定PCLK2与HCLK的关系。
  • RTCPRE[4:0] （位16-20）：RTC预分频器设置，决定RTC时钟源（LSE/LSI/HSE/2）分频后的最终频率。

一个典型的配置序列 ：首先使能HSE并等待 HSERDY ；然后配置 RCC_PLLCFGR 设定 PLLM , PLLN , PLLP ；接着配置 RCC_CFGR 选择 SW=10 （PLLCLK）并设置 HPRE , PPRE1 , PPRE2 ；最后使能PLL并等待 PLLRDY ；最终，所有配置生效。

5. 实战解析： SystemInit() 函数中的时钟配置逻辑

在STM32标准外设库（SPL）或HAL库的启动文件中， SystemInit() 函数是时钟配置的入口。以一个基于8 MHz HSE、目标168 MHz SYSCLK的典型配置为例，我们来逐行解析其背后的工程逻辑。

void SystemInit(void)
{
  /* FPU Settings */
  #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
    SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2));  /* 使能FPU */
  #endif

  /* 1. 使能HSE并等待就绪 */
  RCC->CR |= RCC_CR_HSEON;                      /* 置位HSEON位 */
  while((RCC->CR & RCC_CR_HSERDY) == 0) {}      /* 轮询HSERDY，死等 */

  /* 2. 配置PLL参数 */
  RCC->PLLCFGR = RCC_PLLCFGR_PLLM(8) |          /* HSE/8 = 1MHz */
                   RCC_PLLCFGR_PLLN(336) |       /* 1MHz * 336 = 336MHz */
                   RCC_PLLCFGR_PLLP(2) |         /* 336MHz / 2 = 168MHz */
                   RCC_PLLCFGR_PLLQ(7);          /* USBCLK = 336MHz / 7 = 48MHz */

  /* 3. 选择HSE作为PLL输入源，并使能PLL */
  RCC->CFGR &= ~RCC_CFGR_PLLSRC;                /* 清除PLL源选择位 */
  RCC->CFGR |= RCC_CFGR_PLLSRC_HSE;             /* 设置PLL源为HSE */
  RCC->CR |= RCC_CR_PLLON;                      /* 置位PLLEN位 */
  while((RCC->CR & RCC_CR_PLLRDY) == 0) {}      /* 轮询PLLRDY，死等 */

  /* 4. 配置系统时钟为PLLCLK */
  RCC->CFGR &= ~RCC_CFGR_SW;                    /* 清除SW位 */
  RCC->CFGR |= RCC_CFGR_SW_PLL;                 /* 设置SW=10，选择PLLCLK */
  while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL) {} /* 等待切换完成 */

  /* 5. 配置AHB、APB1、APB2分频器 */
  RCC->CFGR |= RCC_CFGR_HPRE_DIV1;              /* HCLK = SYSCLK */
  RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;             /* PCLK1 = HCLK/4 = 42MHz */
  RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;             /* PCLK2 = HCLK/2 = 84MHz */

  /* 6. 使能必要的外设时钟 */
  RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;          /* 使能GPIOA时钟 */
  RCC->AHB1ENR |= RCC_AHB1ENR_GPIOBEN;          /* 使能GPIOB时钟 */
  RCC->APB2ENR |= RCC_APB2ENR_USART1EN;         /* 使能USART1时钟 */
}

这段代码完美体现了时钟配置的工程化流程：

  1. 顺序性 ：必须严格遵循“使能源→等待就绪→配置参数→使能倍频→等待就绪→切换源→配置分频→使能外设”的顺序。任何一步的颠倒都可能导致系统挂起。
  2. 原子性 ：所有寄存器操作均采用“读-改-写”（Read-Modify-Write）模式，通过 &= 和 |= 操作符，确保只修改目标位，不影响其他配置。
  3. 鲁棒性 ：所有关键状态转换（ HSERDY , PLLRDY , SWS ）均配有无限循环等待，这是嵌入式系统对确定性的基本要求。在实际产品中，应加入超时退出机制以避免死锁。
  4. 目的性 ：每一行代码都有明确的工程目的。例如， PCLK1_DIV4 的设置，是为了确保挂载在APB1总线上的UART、I2C等外设，其时钟频率不超过其最大额定值（如USART1在APB2上，但USART2/3在APB1上，其最大波特率受PCLK1限制）。

6. 常见陷阱与调试技巧：从“灯不亮”到“时钟错”

在实际开发中，时钟配置错误是导致系统“无响应”、“外设失灵”、“USB无法识别”等问题的首要原因。以下是一些高频陷阱及对应的调试思路。

6.1 “LED不亮”的终极排查法

当一个看似简单的GPIO翻转程序无法点亮LED时，90%的概率是时钟问题。标准排查链路如下：

  1. 确认GPIO端口时钟 ：检查 RCC_AHB1ENR 中对应端口（如GPIOA）的使能位是否已置位。
  2. 确认系统时钟源 ：使用ST-Link Utility或Keil的寄存器视图，查看 RCC_CFGR 的 SWS[1:0] 位，确认当前SYSCLK实际来源是HSI、HSE还是PLL。若为HSI，说明HSE或PLL配置失败。
  3. 回溯源头就绪状态 ：检查 RCC_CR 的 HSERDY 和 PLLRDY 位。若 HSERDY=0 ，检查外部晶振焊接、负载电容是否匹配；若 PLLRDY=0 ，检查 RCC_PLLCFGR 参数是否超出范围（如 PLLN 过大导致PLL失锁）。

6.2 “串口收不到数据”的时钟根源

UART通信异常，常被误判为接线或协议问题。其时钟根源在于：

  • 波特率计算错误 ：UART的波特率发生器（BRR）寄存器值由 PCLKx / (16 * 波特率) 计算得出。若 PCLK1 （对于USART2/3/4/5）或 PCLK2 （对于USART1）配置错误，计算出的BRR值必然错误，导致收发双方时钟严重失步。
  • 调试技巧 ：在初始化UART前，用示波器测量对应GPIO引脚的时钟信号（如PA9/PA10的USART1 TX/RX，其时钟来自PCLK2），确认其频率是否符合 RCC_CFGR 中 PPRE2 的设置。

6.3 “USB设备无法枚举”的时钟专项

USB OTG FS模块对时钟有严苛要求：其PHY层需要精确的48 MHz时钟。这个时钟必须由 PLLQ 输出提供。常见错误包括：

  • 忘记在 RCC_PLLCFGR 中配置 PLLQ ，或 PLLQ 值计算错误（如 PLLQ=7 对应48 MHz， PLLQ=6 则为56 MHz，会导致USB PHY失锁）。
  • 忘记使能USB OTG FS的时钟： RCC->AHB2ENR |= RCC_AHB2ENR_OTGFSEN; 。

6.4 利用MCO引脚进行时钟诊断

STM32提供了MCO1（PA8）和MCO2（PC9）两个时钟输出引脚，可将内部任意时钟源（SYSCLK, HSI, HSE, PLLCLK, PLLI2SCLK, LSE, LSI, HSE/2）输出到引脚，供示波器直接测量。这是最直观、最可靠的时钟调试手段。

配置MCO1输出SYSCLK的代码如下：

RCC->CFGR &= ~RCC_CFGR_MCO1;                  /* 清除MCO1选择位 */
RCC->CFGR |= RCC_CFGR_MCO1_SYSCLK;            /* 选择SYSCLK作为MCO1输出 */
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;          /* 使能GPIOA时钟 */
GPIOA->MODER |= GPIO_MODER_MODER8_1;          /* PA8配置为复用功能 */
GPIOA->AFR[1] |= 0x00000000;                   /* PA8复用功能0（MCO1） */

将示波器探头接在PA8上，即可直接看到系统时钟的实际频率，一目了然。

7. 工程实践建议：构建可移植、可维护的时钟配置

在大型项目中，硬编码的时钟配置难以维护。以下是几条来自一线项目的工程实践建议：

7.1 将时钟参数抽象为宏

避免在代码中直接出现 336 , 2 , 4 等魔法数字。应定义清晰的宏：

#define SYSTEM_CLOCK_HSE_VALUE     8000000U
#define SYSTEM_CLOCK_PLL_M         8U
#define SYSTEM_CLOCK_PLL_N         336U
#define SYSTEM_CLOCK_PLL_P         2U
#define SYSTEM_CLOCK_PLL_Q         7U
#define SYSTEM_CLOCK_FREQ          ((SYSTEM_CLOCK_HSE_VALUE / SYSTEM_CLOCK_PLL_M) * \
                                     SYSTEM_CLOCK_PLL_N / SYSTEM_CLOCK_PLL_P)

// 在RCC_CFGR配置中使用
RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; // PCLK1 = SYSTEM_CLOCK_FREQ / 4

7.2 使用HAL库的 HAL_RCC_OscConfig() 与 HAL_RCC_ClockConfig()

对于新项目，强烈推荐使用HAL库封装好的API。它们不仅隐藏了底层寄存器细节，还内置了完备的错误检查与状态等待逻辑，极大提升了代码健壮性与可读性：

RCC_OscInitTypeDef RCC_OscInitStruct = {0};
RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};

/* 配置HSE */
RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
RCC_OscInitStruct.HSEState = RCC_HSE_ON;
RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
RCC_OscInitStruct.PLL.PLLM = 8;
RCC_OscInitStruct.PLL.PLLN = 336;
RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;
RCC_OscInitStruct.PLL.PLLQ = 7;
if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK) {
  Error_Handler(); // 初始化失败处理
}

/* 配置系统时钟 */
RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK
                              |RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;
RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;
RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV4;
RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV2;
if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_5) != HAL_OK) {
  Error_Handler();
}

7.3 为低功耗模式预留时钟策略

在设计之初就应规划好不同低功耗模式下的时钟策略。例如，在Stop模式下，HSE和HSI均可关闭，仅保留LSE为RTC供电；在Standby模式下，所有时钟均可关闭，仅靠VBAT引脚维持RTC和备份寄存器。这些策略应在 RCC 配置中预先定义好，并在进入低功耗前调用 HAL_RCC_DeInit() 进行彻底复位。

我在一个工业传感器节点项目中，曾因未在进入Stop模式前关闭所有未使用的AHB/APB时钟，导致电流消耗比理论值高出300 µA。通过 RCC->AHB1ENR , RCC->APB1ENR 等寄存器的位操作，逐一关闭闲置外设时钟后，成功将待机电流降至2.1 µA，满足了客户苛刻的电池寿命要求。这印证了一个朴素的真理：对时钟的敬畏，就是对功耗的敬畏，更是对产品生命力的敬畏。

Logo
openvela

openvela 操作系统专为 AIoT 领域量身定制，以轻量化、标准兼容、安全性和高度可扩展性为核心特点。openvela 以其卓越的技术优势，已成为众多物联网设备和 AI 硬件的技术首选，涵盖了智能手表、运动手环、智能音箱、耳机、智能家居设备以及机器人等多个领域。

更多推荐

JavaSE-16

底层初始:内部有个 transient Object[] elementData→ 就是一个 Object 类型的数组,啥都能存,默认没放元素时,数组是空数组,一添加数据,才会真正分配空间。) { // 有没有下一个。set(int index, Object e)：将指定索引处的元素，替换成指定的元素，返回值为替换前的元素。add(int index, Object e)：在指定位置插入元素,指

avatar openvela
cover

智能进化觉醒！openvela trunk-5.5 发布：端侧 AI Agent 开源和多方位升级

avatar openvela

小米开源 OmniVoice：3 秒克隆人声、600 种语言、中文吊打 ElevenLabs，免费商用！

ElevenLabs 能做的，OmniVoice 都能做。它免费、开源、支持本地部署，并覆盖 600+ 语言。600+ 语言Apache-2.0中文 WER 0.84%3 秒音频克隆人声。

avatar openvela