本文还有配套的精品资源，点击获取 menu-r.4af5f7ec.gif

简介：本文详细介绍了Xilinx Zynq SoC的架构及其核心组成部分——可编程逻辑（PL）与处理系统（PS），并深入探讨了如何配置这些部分以及如何在Zynq上实现单核裸机程序的烧写与启动过程。包含了从硬件配置、裸机程序开发到程序烧写的全过程，以及通过I/O接口进行硬件功能验证的方法。
ZYNQ PL+PS单核裸机烧写启动例程

1. Zynq架构及其组成部分

1.1 Zynq处理器概述

Zynq是由Xilinx公司推出的一种新型处理器，它将ARM处理器核心和FPGA（现场可编程门阵列）逻辑单元集成在一块硅片上。Zynq架构的核心思想是实现处理器和可编程逻辑的无缝连接，允许开发者设计出在性能和灵活性方面具有优势的嵌入式系统。

1.2 Zynq的主要组成部分

Zynq处理器主要包括两大部分：Processing System（PS）和Programmable Logic（PL）。

  • PS（Processing System） ：基于ARM的处理器部分，运行操作系统和管理应用程序。它包括ARM Cortex-A9双核处理器，内存控制器，中断控制器，外设接口等。
  • PL（Programmable Logic） ：FPGA部分，可编程逻辑允许设计师实现自定义的硬件加速功能和接口。这个部分在Zynq架构中提供了高度的灵活性，可以实现专用的硬件逻辑，如视频处理、信号处理等。

这种组合提供了高度的集成和扩展性，为满足不同的应用需求提供了可能，从简单的控制到复杂的信号处理，再到专用的加速器设计，Zynq都能够胜任。

在下一章节中，我们将深入探讨裸机程序的概念及其在Zynq中的应用。

2. 裸机程序概念及重要性

裸机程序是直接在硬件上运行的程序，它们不依赖任何操作系统，这就意味着裸机程序能够绕过操作系统的开销，直接访问硬件资源。它们通常用于嵌入式系统和微控制器编程，因其高效率和对资源的精细控制而备受青睐。在Zynq平台上，裸机程序开发尤为重要，因为Zynq独特的架构允许开发者同时利用处理器的高效执行和FPGA的灵活定制能力。

裸机程序的基本概念

裸机程序是在没有操作系统支持下直接运行在硬件上的软件。与运行在操作系统之上的高级应用程序不同，裸机程序需要对硬件进行直接编程，从初始化处理器到配置各种硬件接口，再到实现特定的功能算法。这意味着裸机程序员必须对硬件有深入的理解，才能编写出能够正确运行的程序。

裸机程序的最大优势在于它的性能。由于没有操作系统的介入，程序的执行不会受到上下文切换、内存管理等开销的影响，因此它可以实现极高的响应速度和资源利用率。此外，裸机程序还可以实现对硬件的完全控制，这对于需要精确时序控制的应用场景来说至关重要。

裸机程序在Zynq应用中的重要性

Zynq平台将ARM处理器和FPGA集成在一起，提供了前所未有的灵活性和性能。开发者可以使用处理器核心来运行复杂的操作系统和应用程序，同时利用FPGA来实现硬件加速功能。在这样的环境下，裸机程序变得尤为重要。

裸机程序在Zynq上的作用主要体现在以下几个方面：

  • 引导加载程序（Bootloader） : 在Zynq平台的启动过程中，裸机程序通常用于初始化硬件平台，然后将控制权交给操作系统。这是一个关键步骤，因为没有正确的初始化，操作系统和上层应用将无法正常运行。

  • 硬件控制 : 对于一些性能敏感或者对实时性要求极高的任务，裸机程序可以提供比操作系统更加直接和高效的控制方式。例如，在高速数据采集和处理领域，裸机程序可以直接控制硬件设备，实现极低延迟的数据处理。

  • 资源有限的应用 : 在资源受限的嵌入式系统中，裸机程序可以减少对内存和存储空间的需求，因为它们不需要操作系统内核和相关支持库。

  • 自定义硬件接口 : 在某些特定的应用中，可能需要自定义硬件接口来满足特殊要求。裸机程序允许开发者直接编写这样的接口，而无需等待操作系统提供相应的支持。

裸机程序与Zynq的结合

Zynq平台的灵活性允许开发者选择适合他们的程序运行环境，无论是裸机程序还是操作系统。在某些高性能应用中，裸机程序可以最大限度地利用处理器和FPGA资源，发挥Zynq的独特优势。

例如，一个利用Zynq进行图像处理的应用可能会使用裸机程序来快速启动和初始化FPGA上的图像处理硬件加速器。一旦硬件加速器开始工作，处理后的数据可以发送到ARM处理器进行进一步的分析和处理。通过这种方式，裸机程序和操作系统可以并存，各司其职，共同完成复杂的任务。

裸机程序的开发要点

要成功开发裸机程序，开发者需要关注以下几个要点：

  • 硬件规格熟悉度 : 必须对目标硬件平台有深入的理解，包括处理器架构、内存布局、外设接口等。

  • 直接硬件编程 : 需要使用汇编语言或直接通过寄存器编程来控制硬件，这要求开发者具备底层硬件操作的能力。

  • 工具链熟悉 : 开发裸机程序需要使用特定的开发工具链，比如编译器、链接器、烧写工具等，开发者需要熟悉这些工具的使用方法。

  • 调试技能 : 裸机程序的调试比在操作系统上更为复杂，通常需要使用硬件调试器和JTAG接口等工具。

通过结合这些要点，开发者可以有效地开发出适用于Zynq平台的裸机程序，并充分利用其硬件优势来实现高效、灵活的应用。在接下来的章节中，我们将进一步深入探讨Zynq平台的配置、编程以及优化等关键步骤。

3. 烧写过程和启动例程的作用

烧写过程详解

烧写过程是将开发的程序代码烧录到Zynq设备的非易失性存储器中，这个过程通常涉及到将编译好的二进制文件或者比特流文件传输到硬件上。烧写可以使用多种工具进行，常见的有Xilinx的Vivado工程管理器、Xilinx SDK（现在称为Vitis）和第三方烧写工具。

烧写到Zynq设备时，首先需要确保已经正确设置了目标硬件的通信接口，比如JTAG或者通过网络接口（如TFTP）等。在使用Vivado进行烧写时，通常通过如下步骤：

  1. 连接目标开发板到主机。
  2. 打开Vivado并选择正确的硬件设备。
  3. 配置烧写工具和选项。
  4. 加载比特流文件和应用程序二进制文件。
  5. 运行烧写命令，将文件传输到目标设备。

烧写到FPGA的比特流文件通常包含用于配置PL部分的硬件逻辑，而应用程序的二进制文件则包含了PS部分运行的程序代码。对于裸机程序而言，烧写过程尤为关键，因为它确保了硬件设备在上电后能够立即运行所需的程序。

启动例程的作用

启动例程是系统上电后执行的第一段代码，它的主要作用是初始化系统的关键部分，为执行主程序代码做准备。在Zynq架构中，启动例程通常涉及以下几个方面：

  • 初始化处理器核心。
  • 初始化内存控制器。
  • 初始化必要的外设和接口。
  • 设置堆栈，为高级语言运行时环境做准备。
  • 跳转到主程序入口执行。

编写启动例程需要对Zynq的启动流程有深入的了解，同时还要理解处理器的引导模式和启动选项。在Xilinx Zynq平台上，常用的引导模式包括SD卡、QSPI闪存、JTAG等。

启动流程的代码示例

下面是一个启动例程的简化版代码示例，用于说明其结构和执行逻辑：

void main(void) {
    // 初始化硬件外设，比如配置时钟、GPIO、中断等
    init_hardware();

    // 初始化堆栈和BSS段
    init_stack();
    init_bss();

    // 设置处理器工作模式
    set_processor_mode();

    // 从这里开始，可以调用主程序的入口函数
    main_entrypoint();
}

在上述代码中， init_hardware 函数通常需要根据具体的硬件设计来编写，负责初始化各种外设和接口。 init_stack 和 init_bss 则是用来初始化C运行时环境的堆栈和全局变量。 set_processor_mode 函数用于设置处理器的工作模式，比如ARM或Thumb模式。最后的 main_entrypoint 则是程序的入口点，通常在其它地方定义。

启动例程通常是用汇编语言编写的，以便能够精确控制处理器的启动过程。它必须位于处理器上电后执行的第一段内存中，这通常是内部或外部的ROM。

启动流程的优化

优化启动例程的执行效率对于缩短系统启动时间非常重要。优化方法通常包括：

  • 尽可能使用启动代码内嵌的硬件初始化函数，以减少函数调用的开销。
  • 对于共用的初始化代码，可以先在RAM中执行，然后跳回ROM继续执行。
  • 尽量避免在启动代码中使用延迟初始化，尽量在启动阶段完成所有必要的初始化工作。
  • 对于启动流程的每个阶段，测量其耗时，并分析是否可以进一步优化。

通过以上优化措施，可以显著降低Zynq设备从上电到运行主程序的时间，提高系统的整体效率。

在本章节中，我们探讨了烧写过程和启动例程在Zynq裸机程序开发中的重要角色，同时通过示例代码和逻辑分析，展示了如何实现一个有效的启动例程。接下来，我们将深入第四章，探讨如何配置Zynq的PL部分，并生成用于烧写的.bit文件。

4. Zynq PL配置和.bit文件生成

在进行Zynq的系统级设计时，PL部分的配置是实现特定硬件逻辑功能的关键步骤。本章将会深入探讨Zynq PL的配置流程，以及如何生成用于烧写和加载的.bit文件。

Zynq PL配置基础

Zynq PL是集成在Zynq处理器中的FPGA部分，它为用户提供可编程的硬件逻辑资源。配置PL，意味着你将为FPGA指定逻辑功能，通过下载配置文件.bit到PL区域来实现。

步骤一：使用Vivado创建项目

首先，你需要安装并打开Xilinx Vivado设计套件。创建一个新的项目，选择你的Zynq设备型号，然后创建一个空的项目。

# 在Vivado的TCL控制台执行以下命令以初始化项目
create_project project_name project_dir -part your_zynq_device_part_number

步骤二：添加源文件和约束

在项目中添加Verilog或VHDL源文件，以及约束文件(.xdc)，这将定义PL的物理I/O资源如何映射到你的设计中。

# 添加Verilog源文件到项目中
add_files -fileset sources_1 [list file_path/*.v]
# 添加约束文件到项目中
add_files -fileset constrs_1 [list file_path/*.xdc]

步骤三：综合设计

使用Vivado的综合工具将你的源代码转换成FPGA的逻辑元件表示。这一步将产生一个未映射的设计网表。

步骤四：实现设计

实现过程包含时序约束，布局布线(Place & Route)和生成可用于配置PL的.bit文件。这一过程确保设计满足性能要求。

# 在TCL控制台中执行实现流程
# 运行综合，实现和生成配置文件
launch_runs impl_1 -jobs 8
wait_on_run impl_1

步骤五：生成.bit文件

生成.bit文件是烧写到Zynq PL的最终配置文件。它包含了实现过程中的位流数据。

# 在TCL控制台中生成.bit文件
write_bitstream -force project_name.bit

PL配置文件的解析

.bit文件是二进制格式的文件，它包含了用于配置PL的详细信息。以下是一个简单示例，解释.bit文件内容的一些基本部分。

# .bit文件头部信息，通常包含有文件格式版本等信息。
Header:
    magic = 0x49534643
    version = 0x01000000
    bitfileversion = 0x01000000
    design_name = "project_name"
    date = "2023-01-01 12:00:00"
# 位流数据部分，包含了实际配置FPGA的配置位。
Bitstream:
    length = 0x04000000
    data = 0x...

PL配置的优化策略

在进行PL配置时，你可能需要考虑以下优化策略以确保设计的性能和资源利用最优化。

  1. 使用适当的时钟资源和约束，以确保系统时序满足要求。
  2. 利用高级综合技术来优化逻辑资源的使用。
  3. 对于需要频繁配置和重配置的设计，可以考虑使用FPGA的热重启功能。

优化策略的实施步骤

  1. 定义并实施时钟约束，使用Vivado的时钟规划工具。
  2. 采用“Design Preservation”选项，在综合过程中保持关键路径。
  3. 启用“Allow Unconstrained Inputs”选项，允许未约束输入信号，这可以避免不必要的资源使用。
# 在Vivado的TCL控制台中设置时钟约束
set_property PACKAGE_PIN $clk_pin [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
create_clock -period 10.000 -name sys_clk [get_ports clk]

验证PL配置

配置完成后，应验证.bit文件是否如预期工作。可以通过下载.bit文件到Zynq PL并观察预期的输出结果来完成验证过程。

# 使用Vivado命令行工具烧写.bit文件到Zynq PL
write_bist -force -file project_name.bit

总结

本章详细介绍了Zynq PL配置和.bit文件生成的整个过程，从创建Vivado项目到综合设计、布局布线，最后到生成用于Zynq PL的配置文件。通过合理优化，可以确保设计的性能和资源使用达到最佳平衡。而验证过程则进一步保证了设计的正确性，这对于Zynq裸机程序的开发是不可或缺的。

5. Zynq PS配置和MIO引脚设置

5.1 Zynq PS配置的重要性

Zynq PS（Processing System）作为处理器的核心部分，是整个Zynq系统的大脑。它集成了ARM处理器单元，负责处理通用的计算任务，同时提供了丰富的外设接口。在Zynq的裸机程序开发中，对PS的配置至关重要，因为它决定了处理器的工作模式、外设的可用性以及内存映射等关键参数。正确配置PS可以确保硬件资源得到正确管理和分配，这对于后续程序的稳定运行和功能实现是不可或缺的。

5.2 配置PS的方法和工具

配置Zynq PS通常通过Xilinx提供的Vivado设计套件来完成。Vivado允许用户通过图形化的界面来设置处理器的各个参数，包括时钟频率、处理器类型、外设接口等。此外，Vivado还提供了多种设计输入方式，例如HDL代码、图形化的IP Catalog以及IP Integrator等。无论采用哪种方式，目标都是生成用于PS配置的二进制文件（如 .bin 或 .bit 文件），这些文件将在系统启动时加载到PS中。

5.3 MIO引脚设置的目的和作用

Zynq的多路复用输入/输出（MIO）引脚为用户提供了灵活的硬件接口。通过合理配置这些引脚，可以将处理器的多种外设接口（如UART、I2C、SPI等）映射到Zynq芯片的物理引脚上。MIO引脚设置对于裸机程序的硬件接口控制至关重要，尤其是在不使用操作系统的情况下，直接与外设进行交互。

5.3.1 MIO引脚的硬件架构

在Zynq架构中，MIO引脚是由PS直接管理的，并且与PL（Programmable Logic）部分独立。这意味着MIO引脚的配置和使用不需要通过FPGA逻辑编程实现，而是通过PS的配置来完成。PS包含了专门的MIO引脚配置模块，允许开发者以软件的方式对这些引脚进行控制。

5.3.2 MIO引脚配置步骤

配置MIO引脚通常包括以下几个步骤：

  1. 确定引脚功能需求 ：首先，需要根据裸机程序的实际需求确定哪些MIO引脚需要被配置为哪种外设接口。

  2. 使用Vivado进行配置 ：在Vivado中打开Zynq配置界面，选择相应的PS配置选项。在此界面中，可以找到MIO的配置部分，通过图形化界面可以方便地设置每个引脚的功能。

  3. 编写代码以应用配置 ：将配置好的PS二进制文件和MIO配置通过烧写工具下载到Zynq设备上。在裸机程序中，开发者需要通过编写特定的初始化代码，以确保PS按照配置的参数启动，并且MIO引脚能够按照预期工作。

  4. 测试和验证 ：配置完成后，需要对MIO引脚功能进行测试验证，确保引脚设置正确，外设接口正常工作。

5.3.3 配置实例代码

下面是一个简单的MIO引脚配置实例代码，这段代码将会把MIO引脚16设置为UART接口：

#include "xil_printf.h"
#include "xparameters.h"
#include "xgpiops.h"

int main()
{
    XGpioPs gpio;
    u32 Data;

    XGpioPs_Config *GpioConfigPtr;

    GpioConfigPtr = XGpioPs_LookupConfig(XPAR_PS7_GPIO_0_DEVICE_ID);
    XGpioPs_CfgInitialize(&gpio, GpioConfigPtr, GpioConfigPtr->BaseAddr);

    Data = XGpioPs_ReadReg(gpio.BaseAddr, XGPIO_PS_CH1_GPIO_CTRL_OFFSET);
    Data &= ~0x0000000F; // Clear MIO pin 16-19 bits
    Data |= 0x00000001;  // Set MIO pin 16 to UART0_TX
    XGpioPs_WriteReg(gpio.BaseAddr, XGPIO_PS_CH1_GPIO_CTRL_OFFSET, Data);

    xil_printf("MIO Pin 16 is configured as UART0_TX.\r\n");

    return 0;
}

5.3.4 引脚配置的逻辑分析

在上述代码中，首先包含了必要的头文件，并声明了一个 XGpioPs 类型的变量 gpio 用于操作GPIO。 XGpioPs_Config 类型的指针 GpioConfigPtr 用于初始化GPIO配置。

通过 XGpioPs_LookupConfig 函数获取GPIO的配置信息，然后调用 XGpioPs_CfgInitialize 函数来初始化GPIO硬件。接下来，通过读取和修改 MIO 寄存器来改变特定引脚的功能。

具体来说， XGpioPs_ReadReg 函数用于读取寄存器内容，通过位运算修改相应位的值来配置引脚16为UART0_TX功能。最后，通过 XGpioPs_WriteReg 函数将修改后的值写回寄存器，完成配置。

5.3.5 配置参数说明

在上述代码中，有几个关键的参数需要特别说明：

  • XPAR_PS7_GPIO_0_DEVICE_ID ：这是在Xilinx的预定义宏中定义的，表示PS的GPIO设备ID。
  • XGPIO_PS_CH1_GPIO_CTRL_OFFSET ：这是寄存器的偏移地址，用于指定要配置的MIO引脚。
  • 0x0000000F ：这是一个掩码值，用于清除寄存器中特定的位，以便可以设置新的功能。
  • 0x00000001 ：这是一个位掩码，用于将引脚16设置为UART0_TX功能。

5.3.6 配置结果验证

配置完成后，可以通过串口调试工具来验证UART0_TX是否工作正常。如果能够通过UART接口与Zynq设备进行通信，则说明MIO引脚配置成功。

5.4 配置PS和MIO引脚的优化建议

对于PS和MIO引脚的配置，优化建议如下：

  • 预先规划 ：在开始编写代码之前，应该预先规划好系统所需的外设接口以及对应的MIO引脚使用情况。这有助于减少后期配置的改动，避免不必要的错误和调试。

  • 使用Vivado的图形化工具 ：Vivado提供了强大的图形化配置工具，它可以帮助开发者更直观地看到配置效果，并且减少出错的可能性。

  • 编写可重用的配置代码 ：将配置代码模块化，并将其编写成可重用的函数或模块，这样可以在不同的项目或程序中方便地复用，提高开发效率。

  • 测试验证 ：每次更改配置后，都应进行充分的测试验证，以确保配置的正确性和系统的稳定性。

  • 文档记录 ：详细记录每次的配置过程和结果，这不仅可以为后续维护提供帮助，也可以为未来的项目提供参考。

5.5 小结

Zynq PS配置和MIO引脚设置是实现Zynq裸机程序功能的关键环节。通过本章的介绍，我们了解了PS配置的重要性，学习了使用Vivado工具进行PS配置的方法，以及如何通过代码实现MIO引脚的具体设置。本章还通过实例代码展示了配置过程，并提供了详细的逻辑分析和参数说明。最后，给出了优化配置流程的建议，以及配置验证的步骤。掌握这些知识，对于开发者来说，是进行Zynq裸机开发不可或缺的技能。

6. 裸机程序的开发和编写要点

开发流程详解

裸机程序的开发流程涉及到硬件和软件的紧密配合，从环境搭建到程序编写、编译、烧写和调试，每一步都至关重要。

首先，需要确保已经正确搭建了Zynq的开发环境，这通常包括安装Xilinx SDK以及相应的硬件描述语言工具。接下来，创建一个新的工程，选择适合Zynq平台的处理器架构和工具链。

其次，在工程中添加或编写源代码文件。对于裸机程序来说，通常需要包含一个启动文件（startup file），该文件负责初始化硬件平台并设置程序的入口点。

在编码阶段，裸机程序开发者需要编写具体的逻辑代码，此时可直接操作硬件寄存器进行功能实现。代码编写完成后，开发者应进行编译，确保无语法错误。

编译通过后，得到的可执行文件需要烧写到Zynq的处理器中。通常使用Xilinx提供的工具进行烧写，确保程序能够在硬件上正确运行。

最后，开发者需要在硬件上进行程序的调试工作，根据硬件的实际表现来调整代码，确保程序的稳定性和性能。

编写要点

启动文件的理解和应用

启动文件对于裸机程序至关重要。它通常包含了设置处理器的初始状态，比如栈指针、CPU模式、中断向量表等。在Xilinx SDK中，启动文件通常以*.s文件的形式出现，需要开发者根据具体的硬件手册进行配置。

例如，设置栈指针的汇编代码可能如下：

.section ".vectors"
    .word _start

.section ".text.init"
.global _start
_start:
    LDR SP, =__stack_top
    B main

直接硬件访问和编程

裸机程序最大的特点是直接操作硬件，所以开发者需要具备阅读硬件手册，理解寄存器操作的能力。在编写裸机程序时，经常会用到的C语言关键字是 volatile ，它告诉编译器不要优化掉对硬件寄存器的访问。

#define GPIO_BASE 0x40000000 // 示例：GPIO基地址
volatile uint32_t* const GPIO Register = (uint32_t*)GPIO_BASE;

int main() {
    *GPIO Register = 1; // 向寄存器写入值，操作硬件
    return 0;
}

性能优化

在裸机程序编写中，性能优化是非常重要的一个环节。由于没有操作系统的调度，开发者需要手动进行性能优化，例如使用循环展开、内联汇编等技术减少CPU指令的执行时间和提高代码效率。

调试技巧

调试裸机程序往往比操作系统下的程序更为复杂，因为它不能利用操作系统的调试工具。此时，可以使用JTAG调试器或串口输出等方法进行程序的调试和监控。

实例演示

为了加深理解，让我们通过一个简单的LED闪烁程序来展示裸机程序的开发和编写要点。

#define GPIO_BASE 0x40000000 // GPIO基地址
#define LED_PIN 0x00000001    // LED对应的位
volatile uint32_t* const GPIO Register = (uint32_t*)GPIO_BASE;

void delay(uint32_t count) {
    while(count--);
}

int main() {
    while(1) {
        *GPIO Register = LED_PIN; // 打开LED
        delay(10000000);          // 延时
        *GPIO Register = 0;       // 关闭LED
        delay(10000000);          // 延时
    }
    return 0;
}

以上代码演示了如何通过直接操作寄存器来控制LED的闪烁。开发者需要根据实际硬件平台调整GPIO基地址和延时函数。

通过本章内容的介绍，读者应能了解裸机程序开发的基本流程和编写中的要点，以及通过实际代码示例加深理解。后续章节将会进一步探讨Zynq平台的高级功能和优化技巧。

本文还有配套的精品资源，点击获取 menu-r.4af5f7ec.gif

简介：本文详细介绍了Xilinx Zynq SoC的架构及其核心组成部分——可编程逻辑（PL）与处理系统（PS），并深入探讨了如何配置这些部分以及如何在Zynq上实现单核裸机程序的烧写与启动过程。包含了从硬件配置、裸机程序开发到程序烧写的全过程，以及通过I/O接口进行硬件功能验证的方法。


本文还有配套的精品资源，点击获取
menu-r.4af5f7ec.gif

Logo
openvela

openvela 操作系统专为 AIoT 领域量身定制，以轻量化、标准兼容、安全性和高度可扩展性为核心特点。openvela 以其卓越的技术优势，已成为众多物联网设备和 AI 硬件的技术首选，涵盖了智能手表、运动手环、智能音箱、耳机、智能家居设备以及机器人等多个领域。

更多推荐

cover

Arm Ethos‑U65：YOLOv8n 模型准备与 Vela 编译

avatar openvela
cover

开源新纪元：深度解析小米 MiMo Code 的技术架构与实战应用

avatar openvela

UniAD_v2 模型NPU适配

参考github网址：https://github.com/OpenDriveLab/UniAD/tree/v2.0参考readme：https://gitcode.com/Ascend/DrivingSDK/blob/master/model_examples/UniAD/README.md。

avatar openvela